第二章 数据表示 2.1 机器数及特点随堂测验 1、设计算机字长 8位,设x = -5, [x]补 为 ( ) (单选)
a、fbh
b、fdh
c、fah
d、05h
2、系列关于补码机器数的描述中错误的是( ) ( 单选)
a、数的符号用0和1表示
b、数值“0”的表示唯一
c、加法和减法按模进行运算
d、不可能出现一个数的补码与其原码相同
3、下列关于移吗的描述中,错误的是( )(单选)
a、ieee754浮点数的阶码用移码表示
b、0表示正数的符号,1表示负数的符号
c、不可能出现同一个数据的补码与移码相同
d、通过对一个真值加一个偏移量得到
2.2 定点与浮点数据表示随堂测验 1、ieee754浮点数x的二进制存储格式为(41360000)h,其对应的十进制值为( ) (单选)
a、11.5
b、11.375
c、11.355
d、10.385
2、某计算机字长8位,机器数 11111111 对应的十进制真值不可能是( ).(单选)
a、-1
b、127
c、0
d、-128
2.3 数据校验的基本原理随堂测验 1、下列编码中码距为2的编码是( ) (多选)
a、0011, 1100, 0000, 0101
b、00 , 11, 01, 10
c、000, 101, 110
d、00000, 11100, 00111, 10100
2、下列关于码距与检错与纠错能力的描述中正确的是 ( ) (多选)
a、码距为1的编码不具备任何检错能力
b、码距为2的编码具有1位检错能力,但无纠错能力
c、码距为4的编码可检测出2位错误,并可纠正1位错误
d、码距为4的编码可检测出2位错误,并可纠正2位错误
3、下列关于校验的描述中,正确的是 ( ) (多选)
a、校验码的基本原理就是通过增加校验位提高码距,从而使编码具有检错或纠错能力
b、码距越大,对应编码的检错与纠错能力就越强
c、码距越大,所需要的校验信息也就多,对应的编码效率就越低
d、校验既可采用硬件实现,也可采用软件实现
2.4 奇偶校验随堂测验 1、假设下列字符中有奇偶校验,但没有发生错误,其中采用的是奇校验的是 ( )(单选)
a、11011001
b、11010111
c、11010100
d、11110110
2、下列关于奇偶校验的描述中,正确的是 ( ) (多选)
a、奇校验和偶校验的码距都为1
b、编码时使用的校验位位数与被校验数据的长度无关
c、校验时得到的无错结论不可信
d、校验时得到的有错结论不可信
3、设奇偶校验编码总长度大于3位,下列关于基本奇偶校验检错与纠错能力的描述,正确的是 ( ) (多选)
a、可以检测1位错误
b、可以检测2位错误
c、可以检测3位错误
d、不能纠正错误
2.5 crc校验及其实现随堂测验 1、假定要传输的数据长度为10位,对每个数据块进行crc校验,根据crc校验规则,要能检测并纠正一位错误,对应的crc码的总位数为( )(单选)
a、4
b、10
c、13
d、14
2、设g(x)=1011, 某(7,4)crc校验码的编码序列为c7c6c5c4c3c2c1,假定crc编码传输过程中最多只能发生一位错误,已知c1位出错时得到的余数是001,则c4位出错时接收方进行校验得到的余数是 ( )(单选)
a、010
b、100
c、011
d、110
3、设计待校验的信息为8位,假定传输中最多只发生一位错误,采用crc校验时,生成多项式的二进制位数至少需要 ( ) (单选)
a、3
b、4
c、5
d、6
4、设待校验的信息长度为 k 位, 生成多项式为g(x),下列关于crc校验的描述中正确的是( ) (多选)
a、只有一位出错时,接收端进行校验得到的余数只与出错位的位置有关,与k位信息的取值和g(x)的取值无关
b、只有一位出错时,接收端进行校验得到的余数与出错位位置和g(x)的取值有关,与k位信息的取值无关
c、只有一位出错时,接收端进行校验得到的余数与出错位位置、g(x)及k位信息的取值都有关
d、crc校验得到的无错结论不一定是正确的
数据的机器层表示 1、设机器数的字长8 位(含1位符号位),分别写出下列各二进制数的原码、补码和反码:0,0.1000,0.1111,-0.1111。
2、已知下列数的原码表示,分别写出它们的补码表示: [x1 ]原= 0 .10100 ,[x2 ]原=1 .10111 。
3、已知下列数的补码表示,分别写出它们的真值: [ x1 ]补= 0 .10100 ,[ x2 ]补=1 .10111 。
4、设[x]补=1.a1a2a3a4a5a6, (1)若要x>-1/2,a1~a6要满足什么条件? (2)若要,a1~a6要满足什么条件?
5、某机字长16 位,问在下列几种情况下所能表示数值的范围: (1) 无符号整数; (2) 用原码表示定点小数; (3) 用补码表示定点小数; (4) 用原码表示定点整数; (5) 用补码表示定点整数。
6、某浮点数字长16 位,其中阶码部分6 位(含1 位阶符) ,移码表示,以2 为底;尾数部分10 位(含1 位数符,位于尾数最高位) ,补码表示,规格化。分别写出下列各题的二进制代码与十进制真值。 (1) 非零最小正数; (2) 最大正数; (3) 绝对值最小负数; (4) 绝对值最大负数。
7、某浮点数字长32 位,格式如下。其中阶码部分8 位,以2 为底,移码表示;尾数部分一共24 位(含1 位数符) ,补码表示。现有一浮点代码为(8c5a3e00)16 ,试写出它所表示的十进制真值。
8、将下列十进制数转换为ieee 短浮点数: (1)28.75; (3)-0.625; (5)-1000.5。
9、将下列ieee 短浮点数转换为十进制数: (1) 11000000 11110000 00000000 00000000 ; (3) 01000011 10011001 00000000 00000000 ;
10、以下列形式表示(5382)10 。 (1) 8421 码; (2) 余3 码; (3) 2421 码; (4) 二进制数。
11、填写下列代码的奇偶校验位,现设为奇校验: 1 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0
第三章 运算方法与运算器 3.1定点数运算及溢出检测随堂测验 1、定点运算器可直接进行的运算是( ) (单选)
a、十进制数加法运算
b、定点数运算
c、浮点数运算
d、定点数和浮点数运算
2、设计计算机字长为 8位 ,两个十进制数 x = -97 , y = 63, [x]补 - [y]补 的结果为 ( ) (单选)
a、01100000
b、11011110
c、负溢出
d、正溢出
3、下列关于定点运算溢出的描述中,正确的是 ( ) (多选)
a、补码数据表时,同号数相加可能发生溢出
b、补码数据表时,异号数相减可能发生溢出
c、参加运算的两个数,当作为有符号数和无符号数进行加法运算时,不可能两者都溢出
d、溢出检测既可用硬件实现,也可用软件实现
4、设x为被加(减)数,y为加(减)数,s为运算结果,均采用补码数据表示,下列关于溢出电路设计的描述中,正确的是( ) ( 多选)
a、采用单符号位时,直接用x、y和s的符号位就可设计溢出监测电路
b、采用双符号位时,可直接用s的双符号位设计溢出检测电路
c、采用单符号位时,可直接用x、y最高有效数据位运算后的进位位和s的进位设计溢出监测电路
d、对无符号数的加/减运算,可利用运算器的进位信号设计溢出检测电路
3.2 定点数补码加、减运算器设计随堂测验 1、如图所示为基于fa的运算器: 为了利用一位全加器fa并配合使用控制信号p,当p= 0/1时 实现 a、b两个数的加法/减法运算,图中空白方框处电路的逻辑功能应该是( ) (单选)
a、与门
b、或门
c、异或门
d、非门
2、如图所示 为带溢出检测功能的运算器 该电路完成的溢出检测功能是 ( ) (多选)
a、带符号数的加法溢出检测
b、带符号数的加法溢出检测
c、无符号数的加法溢出检测
d、无符号数减法的溢出检测
3、下列关于并行进位的描述中,正确的是( ) (多选)
a、并行进位可以提高运算速度
b、并行进位模式下,各进位位采用不同电路各自产生,相互间不再有依存关系
c、采用先行进位部件和alu模块可构建长度可变的并行进位运算器
d、并行进位只对加法有效,而对减法无效
4、四位并行alu中有两个特殊的输出端,分别是: g =a3b3 (a3 b3)(a2b2 (a2 b2)(a1b 1 (a1 b1) a 0b0)) 为 进位产生函数, p=(b3 a3) (b2 a2)( a1 b1 ) (a0 b0)为进位传递函数 下列关于p、g的描述中,正确的是( )(多选)
a、设计p和g的目的是为了构建位数更长的并行 alu
b、p和g对算术运算和逻辑运算都有意义
c、p的作用是将本片alu的最低进位输入位传递到本片alu的最高进位输出端
d、g的作用是根据参与运算的两个数据产生本片alu的最高进位输出
3.3 原码一位乘法随堂测验 1、设计算机字长为8位,x = - 19,对该分别执行算术左移和逻辑左移一位后的结果分别为 ( ) (单选)
a、11011010 , 11011010
b、11110010 , 11110010
c、11011000 , 11011000
d、11110000 , 11110000
2、设计算机字长为8位,x = - 19,对该分别执行算术右移和逻辑右移一位后的结果分别为 ( )(单选)
a、11111001,11111001
b、11111001,01111001
c、11110110, 01110110
d、11110110,11110110
3、关于原码一位乘法的下列描述中,正确的是 ( ) (多选)
a、数据取绝对值参加运算
b、符号位单独处理
c、乘法执行过程中的所有移位都是算术移位
d、最后的结果由部分积寄存器和乘数寄存器共同保存
4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中,正确的是 ( ) (多选)
a、乘法过程中共执行n 次算术右移和n 次加法运算
b、乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
c、乘法过程中,部分积加0 还是加x的绝对值,取决于此时的yn
d、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐
3.4 补码一位乘法随堂测验 1、16位补码 0x 8fa0扩展为32位的结果是 ( ) (单选)
a、0x 0000 8fa0
b、0x ffff 8fa0
c、0x ffff ffa0
d、0x8000 8fa0
2、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中,正确的是 ( ) (多选)
a、乘法过程中共执行n 次加法和n-1 部分积右移
b、乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
c、乘法过程中,部分积加0 、[x]补还是 [-x]补,取决于此时的yn 1 与yn的差
d、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐
3、关于补码码一位乘法的下列描述中,正确的是 ( )(多选)
a、符号位和数据位一起参加运算
b、运算开始前,需要在乘数寄存器y后面补上yn 1且其初值为0
c、乘法执行过程中的对部分积的移位是算术右移
d、最后的结果由部分积寄存器和乘数寄存器共同保存
3.5 乘法运算器设计随堂测验 1、下图为原码一位乘法器原理图 正确的是 ( ) (单选)
a、a: 部分积寄存器 b:乘数寄存器 c: |x| d: yn
b、a: 部分积寄存器 b:乘数寄存器 c: |x| d: yn 1
c、a: 被乘数寄存器 b:乘数寄存器 c: |x| d: yn
d、a: 被乘数寄存器 b:乘数寄存器 c: |x| d: yn 1
2、下图为补码一位乘法原理图 正确的是 ( ) (单选)
a、a: 取反电路 b:[x]补 c:部分积寄存器 d:与门
b、a: 求补电路 b:[x]补 c:部分积寄存器 d:异或门
c、a: 求补电路 b:|x| c:部分积寄存器 d:异或门
d、a: 取反电路 b:|x| c:部分积寄存器 d:与门
3、下列是阵列乘法器原理图 正确的是( ) (单选)
a、a:异或门 , b: 求补电路 c:与门阵列 d:求补电路
b、a:与门 , b: 求补电路 c:fa阵列 d:与门阵列
c、a:或门 , b: 求补电路 c:与门列 d:fa阵列
d、a:异或门 , b: 与门阵列 c:fa阵列 d:求补电路
3.6 定点数除法随堂测验 1、下图位原码加减交替法除法原理图 下列对图中a、b 、c、d 部件描述正确的是( ) (单选)
a、a:异或电路 b:上商位 c: 除数的原码 d: 商寄存器
b、a:异或电路 b:上商位 c: 除数的数值位 d: 商寄存器
c、a:与电路 b:上商位 c: 除数的原码 d: 商寄存器
d、a:与电路 b:上商位 c: 除数的数值位 d: 商寄存器
2、下列关于原码恢复余数法除法的描述中,正确的是( )(多选)
a、符号位不参与数值位的计算
b、除法过程中对余数的左移是算术移位
c、可根据参加运算的数据位数确定运算过程中循环累加的次数
d、商直接上到商寄存中
3、关于原码加减交替法除法的下列描述中,正确的是( )(多选)
a、运算过程中每执行一次加法都要上商
b、当参加运算数据的位数确定时,运算过程中循环累加的次数随之确定
c、商上0时,需要进行恢复余数的操作
d、如果是小数除法,要求被除数绝对值小于除数绝对值
4、关于补码加减交替法除法的下列描述中,正确的是 ( ) (多选)
a、符号位与数值位一起参加运算
b、每次循环累加后所上商的值与本次加法时的最高进位位相同
c、字长位n时,执行除法需要进行的加法次数位n 1次
d、所上商要通过左移操作才能移到商寄存器中
3.7浮点数加减运算随堂测验 1、若阶码为3位,用补码表示;尾数7位,用原码表示,其中1位为符号位;以2为底。数据格式为:尾数符号 阶符符号 阶码值 尾数值,则十进制数27/64的浮点规格化数是( )(单选)
a、010作业答案查询*
b、010作业答案查询*
c、0111110110
d、0001011011
2、字长相同但格式不同的两种浮点数,假设前者阶码长、尾数短,后者阶码短、尾数长,其他规定均相同,则它们可表示的数的范围和精度为( ) (单选)
a、后者表示的范围小且精度低
b、前者表示的数据范围大但精度低
c、后者可表示的数据范围大且精度高
d、前者可表示的数据范围大且精度高
3、下图为浮点数据表示数据区间的示意图 浮点数的溢出分为四种情况,对图中a、b、c 、d四处溢出描述正确的是( ) (单选)
a、a区为 负上溢 ,b区为负下溢,c区为正下溢,d区为正上溢
b、a区为 负下溢 ,b区为负上溢,c区为正下溢,d区为正上溢
c、a区为 负下溢 ,b区为负上溢,c区为正上溢,d区为正下溢
d、a区为 负上溢 ,b区为负下溢,c区为正上溢,d区为正下溢
4、设浮点数排列及长度格式为 数符(1位)阶码(含阶符共5位)尾数(6位),若阶码和尾数均采用补码表示,已知 x = 0.110101 * 2^0011 y = -0.111010 * 2^0010 (说明,上述两个浮点数中, 除基2采用的10进制表述外,其余的数字都是二进制),则【x y】补 的值为 ( ) (单选)
a、0 00011 011000
b、0 00010 110000
c、1 00011 010010
d、0 00100 101001
5、若浮点数的阶码和尾数均为补码数据表示,下列关于浮点数溢出的描述中,正确的是( ) (多选)
a、阶码溢出,结果溢出
b、阶码和尾数都溢出,结果才溢出
c、当右移规格化时,可能由于解码增加而产生溢出
d、对阶可能导致浮点溢出
数值的机器运算 1、某加法器采用组内并行、组间并行的进位链,4位一组,写出进位信号c6的逻辑表达式。
2、已知x 和y ,试用它们的变形补码计算出x + y ,并指出结果是否溢出。 (1) x = 0 .11011 ,y = 0 .11111 (2) x = 0 .11011 ,y = - 0 .10101 (3) x = - 0 .10110 ,y = - 0 .00001 (4) x = - 0 .11011 ,y = 0 .11110
3、已知x 和y ,试用它们的变形补码计算出x - y ,并指出结果是否溢出。 (1) x = 0 .11011 ,y = - 0 .11111 (2) x = 0 .10111 ,y = 0 .11011 (3) x = 0 .11011 ,y = - 0 .10011 (4) x = - 0 .10110 ,y = - 0 .00001
4、已知:x=0.1011,y=-0.0101 求:[x/2]补,[x/4]补,[-x]补,[y/2]补,[y/4]补,[-y]补,[2y]补。
5、8 .分别用原码乘法和补码乘法计算x × y 。 (1) x = 0 .11011 ,y = - 0 .11111 (2) x = - 0 .11010 ,y = - 0 .01110
6、10 .分别用原码和补码加减交替法计算x ÷ y 。 (2) x = - 0 .10101 ,y = 0 .11011 (4) x = - 0 .10110 ,y = - 0 .11011
7、
第四章、存储系统(一) 4.1 存储系统层次结构随堂测验 1、哈弗结构 (harvard architecture)是指 ( ) (单选)
a、数据和指令分别存放
b、数据和指令统一存放
c、指令和数据分时存放
d、指令和数据串行存放
2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是( )(单选)
a、时间局部性
b、空间局部性
c、数据局部性
d、程序局部性
3、下列关于存储系统层次结构的描述中正确的是( )(多选)
a、存储系统层次结构由cache 、主存、辅助存储器三级体系构成
b、存储系统层次结构缓解了主存容量不足和速度不快的问题
c、构建存储系统层次结构的的原理是局部性原理
d、构建存储系统层次结构还有利于降低存储系统的价格
4、下列属于加剧cpu和主存之间速度差异的原因的是( ) (多选)
a、由于技术与工作原理不同,cpu增速度明显高于主存增速率
b、指令执行过程中cpu需要多次访问主存
c、辅存容量不断增加
d、辅存速度太慢
5、下列关于局部性的描述中正确的是 ( ) (多选)
a、局部性包括时间局部行和空间局部性
b、局部性是保证存储系统层次结构高效的基础
c、顺序程序结构具有空间局部性
d、循环程序结构具有时间局部性
4.2 主存中的数据组织随堂测验 1、设存储字长为64位,对 short 变量长度为16位,数据存储按整数边界对齐,关于short 变量 j 在主存中地址的下列描述中正确的是( ) (此题为多选题)
a、j的物理地址 mod 8 = 0
b、j的物理地址 mod 8 = 1
c、j的物理地址 mod 8 = 2
d、j的物理地址 mod 8 = 3
2、设存储字长为64位,对 char 变量长度为8位,数据存储按整数边界对齐,关于char 变量 j 在主存中地址的下列描述中正确的是( ) (此题为多选题)
a、j的物理地址 mod 8 = 0
b、j的物理地址 mod 8 = 1
c、j的物理地址 mod 8 = 2
d、j的物理地址 mod 8 = 3
3、下列关于大端与小端模式的描述中,正确的是 ( ) (此题为多选题)
a、大端模式(big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中
b、小端模式(little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中
c、0x12345678 按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12
d、0x12345678 按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x12
4、下列关于存储字长的描述中正确的是( ) (此题为多选题)
a、主存一个单元能存储的二进制位数的最大值
b、存储字长与所存放的数据类型有关
c、存储字长等于存储在主存中数据类型包含的二进制位数
d、存储字长一般应是字节的整数倍
5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float 型变量的地址为 ffff c000h ,数据 x = 12345678h,无论采用大端还是小段方式,在内存单元 ffff c001h,一定不会存放的数是 ( ) (此题为多选题)
a、12h
b、34h
c、56h
d、78h
4.3 静态存储器工作原理随堂测验 1、某计算机字长16位,其存储器容量为64kb,按字编址时,其寻址范围是( ) (单选)
a、64k
b、32kb
c、32k
d、64kb
2、一个16k*32位的sram存储芯片,其数据线和地址线之和为( )(单选)
a、48
b、46
c、36
d、39
3、一个16k*32位的sram存储芯片,其内部采用位数相同的行列地址译码器,则其内部译码输出线的总量为( )(单选)
a、2^14
b、2^7
c、2^8
d、2^16
4、下列关于sram工作原理的描述中 ,错误的是( )(单选)
a、6管sram中保存“1"的存储单元有两个工作管处于饱和导通状态
b、6管sram中保存“0"的存储单元有两个工作管处于饱和导通状态
c、对任何一个sram存储单元的读写,一定需要通过对应的行选通和列选通信号使与该存储单元对应的4个门控管都处于选通状态
d、现有一个1kb的sram存储器,若只使用其低端地址的前16个单元,则只要使用该存储器的前4位地址线,其余地址线可以不做任何端接处理
4.4 动态存储器工作原理随堂测验 1、某动态存储器存储单体的容量是64k*8位,采用双译码结构且地址线平均送到两个译码器,刷新周期是2ms 。下列关于动态存储器的描述中正确的是( )(多选)
a、动态存储器的刷新按行进行
b、该动态存储器的刷新地址计数器的模为2^8
c、该动态存储单体的数据线和地址线之和为16
d、该刷新地址计数器在2ms内必须进行一轮计数循环
2、下列属于导致dram 比sram慢的原因是( )(多选)
a、dram需要刷新操作
b、dram 读写过程中其地址分行、列分时传送
c、读操作前先要进行预充操作
d、dram的容量比sram容量大
3、下列关于dram刷新的描述中,正确的是( )(多选)
a、刷新地址可由cpu给出
b、集中刷新虽然保持了存储单体的高速特性,但存在死时间
c、异步刷新方式既保持了存储单体的高速特性,也不存在死时间
d、分散刷新由于刷新次数过多,大大降低了存储单体的性能
4、下列关于动态存储器的描述中,正确的是 ( ) (多选)
a、读操作也具有刷新功能
b、dram 比相同工艺的sram要慢
c、某dram芯片地址引脚数据为12根,则其容量为16m
d、工具dram 的工作原理可知,相同容量的dram 比sram 功耗低
4.5 存储扩展随堂测验 1、假定用若干块4k *4位的存储芯片组成一个8k*8位的存储器,则地址1b1f所在芯片的最大地址是( )(单选)
a、1bffh
b、1fffh
c、1000h
d、0b00h
2、假定用编号为0-3片16k *8位的存储芯片组成一个64k*8位的存储器,从第0片到第3片依次使用64k存储空间中从低到高的16k空间,则编号为2的存储芯片在64k全局空间中的地址范围是( ) (单选)
a、8000h - bfffh
b、c000h - ffffh
c、4000h-7fffh
d、2000h-5fffh
3、下列关于存储扩展的描述中,错误的是( )(单选)
a、字扩展时,存储芯片的片选信号一般由地址译码器产生
b、只做位扩展时,所有存储芯片的片选信号都固定接0
c、cpu的读写控制线应连接到sram的读写控制线
d、只做字扩展时,不同存储芯片相同编号的数据位(如d2)不能连接到cpu数据总线的同一位上
第四章存储系统(二) 4.6 多体交叉存储器随堂测验 1、一个4体并行低位交叉存储器,每个模块的容量是64k×32位,存取周期为200ns,假定四个存储可以连续访问,以下说法中,( )是正确的。(单选)
a、在连续工作一段时间后,200ns内储器向cpu提供256位二进制信息
b、连续工作一段时间后,200ns内存储器向cpu提供128位二进制信息
c、在连续工作一段时间后,200ns存储器向cpu提供32位二进制信息
d、以上答案都不正确
2、下列关于多体交叉存储器的描述中,正确的是 ( )(多选)
a、通过并行访问提高存储系统的访问速率
b、通过增加数据总线的位数提高存储系统访问速率
c、通过提高存储单体的速率提高存储系统的访问速率
d、实现对不同存储单体数据的并行访问对数据的分布有要求
3、为了通过交叉访问提高存储系的访问速率,必须满足下列条件 ( )(多选)
a、采用低位地址交叉
b、采用高位地址交叉
c、满足局部性原理
d、采用最优调度算法
4、下图为能实现并行访问的多体交叉存储系统示意图。 设存储单体的存储周期为t1、存储系统的周期为t2、总线的传输周期为 t . 下列描述中正确的是 ( )(多选)
a、是高位多体交叉
b、是低位多体交叉
c、t1=t2
d、cpu连续并行访问m个字的总时间为 t1 (m -1)t
4.7 cache的基本原理随堂测验 1、为实现 cache地址映射,需要将来自cpu的物理地址根据映射方式进行不同划分,下列描述中错误的是 ( )(单选)
a、全相联映射方式下,将地址划分为主存块地址和块内偏移地址两部分
b、直接相联映射方式下,根据cache大小将地址划分为标记(tag)、索引(index)和块内偏移地址三部分。其中index指向cache特定行位置
c、组相联映射方式下,根据cache 分组数大小将地址划分为标记(tag)、索引(index)和块内偏移地址三部分。其中index指向cache特定组位置
d、k路组相联是指chche被分成k组
2、下列关于cache的描述中正确的是 ( )(多选)
a、缓解快速cpu与慢速主存之间的速度差异
b、实现cache目标的理论基础是局部性原理
c、在存储体系中,cache处于cpu和主存之间
d、cache的写穿策略是指cpu写cache的同时也把数据写入主存
3、下列关于cache结构的描述中正确的是 ( ) (多选)
a、标记存储体存放从主存地址中剥离出的标记(tag)
b、数据存储体存放与主存交换的数据
c、有效位(valid)用于判断cache的数据是否有效
d、脏位(dirty)用于判断主存的相关数据是否有效
4、下列属于协助cache工作所需的部件或功能是 ( )(多选)
a、相联存储器
b、调度替换算法
c、脏位和有效位比较电路
d、标记比较电路
4.8 相联存储器随堂测验 1、相联存储器是一种按内容访问的存储器,这里的"内容"是指 ( ) (单选)
a、所访问的数据
b、主存地址
c、从主存地址中分离出的标记(tag)
d、从主存地址中分离出来的索引(index)
2、下列关于相联存储器的描述中,正确的是 ( ) (单选)
a、在实现技术相同的情况下,容量较小的相联存储器,速度较快
b、相联存储器结构简单,与静态存储器的访问方式基本相同
c、为提高查找速度,相联存储器的存储体应采用动态存储单元
d、访问相联存储器时既需要内容,也需要地址
3、下列关于相联存储器的描述中,正确的是 ( )(多选)
a、按地址进行并行访问
b、对访问的内容进行并行比较
c、按关键字实现快速查找
d、相联存储器中存放的是主存数据的副本
4.9 cache地址映射与变换方法随堂测验 1、某计算机的cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节,按字节编址。主存129号单元所在主存块应装入到的cache组号是( )(组号从0开始编号)(单选)
a、1
b、2
c、4
d、6
2、某计算机的cache共有8块,采用直接映射,每个主存块大小为32字节(按字节编址)。主存129号单元所在主存块应装入到的cache块号是( )(块号从0开始编号) (单选)
a、1
b、2
c、4
d、6
3、下图为直接地址映射原理图 图中a、b、c、d是地址映射中要用到的信息或功能部件。下列关于a、b、c、d的描述中,正确的是( )(单选)
a、a为标记位,b为与门, c为比较电路,d为块内偏移地址
b、a为有效位,b为与门, c为比较电路,d为索引字段
c、a为有效位,b为比较电路, c为与门,d为块内偏移地址
d、a为有效位,b为比较电路, c为与门,d为索引字段
4、下列关于cache的描述中,正确的是 ( )(多选)
a、cache的设计思想是在合理成本下提高其访问的命中率
b、cache的功能全部由硬件实现
c、cache块(行)的大小与主存块的大小一致
d、k=1的组相联就是直接相联
4.10 替换算法随堂测验 1、下图为cpu访问主存的信息流和目前cache被使用的情况,如果采用lru算法,则图中时刻5时,新调入的数块将替换时刻4时的数据块是 ( ) (单选)
a、20
b、10
c、32
d、19
2、假定cache被划分成4行,采用全相联映射和lfu替换算法,cpu访问的数据块流依次为 22,11,22,19,11,16,19,4 。则cpu访问数据块4时,将发生的调度操作是 ( ) (单选)
a、调出数据块22
b、调出数据块11
c、调出数据块19
d、调出数据块16
3、下列关于cache中使用替换算法的描述中 ,正确的是 ( ) ( 多选)
a、使用替换算法的目的是为了节约cache的存储空间
b、使用替换算法的目的是为了提高cache的命中率
c、替换算法既可采用硬件方式也可采用软件方式实现
d、cache容量确定,cpu访问信息确定的情况下,不同替换算法的效果相同
4.12 虚拟存储器随堂测验 1、虚拟存储器的最大容量是由( )决定的 (单选)
a、计算机系统的地址结构和外存空间
b、页表长度
c、内存空间
d、逻辑空间
2、下列关于虚拟存储器的描述中 ,正确的是 ( ) (多选)
a、cpu基于虚拟地址访问虚拟存储器
b、页式虚拟存储器中,虚拟页的容量与主存物理块的容量相同
c、构成虚拟存储器需要硬件与软件的配合
d、采用虚拟存储技术解决了主存容量不足的问题
3、下列属于构建虚拟存储器要用的技术/部件的是 ( ) (多选 )
a、页表
b、mmu (存储管理单元)
c、cache (高速缓冲存储器)
d、磁盘等外存储器
4、某页式虚拟存储器容量为4g ,主存容量为512m,页大小为8k,下列关于该虚拟存储器的描述中,正确的是 ( ) ( 多选)
a、虚拟地址为32位
b、物理地址29位
c、页表中的页表项数为 2^19项
d、页内偏移地址为13位
4.13 tlb随堂测验 1、下列关于tlb的描述中,正确的是 ( )
a、tlb中存放的是页表项
b、tlb的工作原理是局部性原理
c、引入tlb的目的快速实现虚实地址转换
d、tlb中采用了类似cache的映射方法
2、下列关于使用tlb的虚实地址转换过程的描述中,错误的是 ( ) (多选)
a、cpu基于虚地址访问tlb
b、在虚实地址转换过程中,可能更新tlb
c、tlb命中后其直接输出物理地址
d、tlb的功能由硬件实现
4.14 raid随堂测验 1、磁盘冗余陈列raid利用冗余实现高可靠性,其中raid1的磁盘利用率为() (单选)
a、25%
b、50%
c、75%
d、100%
2、下列raid技术中无法提高可靠性的是 ( )(单选)
a、riad 0
b、raid 1
c、raid 10
d、raid 01
3、下列raid中无法提高读写性能的是 ( ) (单选)
a、raid 0
b、raid 1
c、raid 3
d、raid 5
4、8个300g的硬盘按raid5配置后可用的容量为 ( )(单选)
a、1200g
b、1.8t
c、2.1t
d、2400g
存储系统和结构 1、17 .用容量为16k × 1 的dram 芯片构成64kb 的存储器。 (2) 设存储器的读/写周期均为0 .5μs ,cpu 在1μs 内至少要访存一次,试问采用哪种刷新方式比较合理? 相邻两行之间的刷新间隔是多少? 对全部存储单元刷新一遍所需的实际刷新时间是多少?
2、
3、18 .有一个8 位机,采用单总线结构,地址总线16 位(a15 ~ a0 ) ,数据总线8 位(d7 ~ d0 ) ,控制总线中与主存有关的信号有mreq(低电平有效允许访存)和r/w(高电平为读命令,低电平为写命令) 。 主存地址分配如下:从0 ~ 8191 为系统程序区,由rom 芯片组成;从8192 ~ 32767 为用户程序区;最后(最大地址)2k 地址空间为系统程序工作区。(上述地址均用十进制表示,按字节编址。) 现有如下存储芯片:8k × 8 的rom ,16k × 1 、2k × 8 、4k × 8 、8k × 8 的sram 。请从上述规格中选用芯片设计该机主存储器,画出主存的连接框图,并请注意画出片选逻辑及与cpu 的连接。
4、25 .设某机主存容量为4mb ,cache 容量为16kb ,每块包含8 个字,每字32 位,设计一个四路组相联映像(即cache 每组内共有四个块)的cache 组织,要求: (1) 画出主存地址字段中各段的位数。 (2) 设cache 的初态为空,cpu 依次从主存第0 、1 、2 、⋯ 、99 号单元读出100 个字(主 存一次读出一个字) ,并重复按此次序读8 次,问命中率是多少? (3) 若cache 的速度是主存的6 倍,试问有cache 和无cache 相比,速度提高多少倍?
5、
6、
7、
第五章 指令系统 5.1 指令系统概述及指令格式随堂测验 1、下列关于指令(机器指令)的描述中,正确的是( ) (多选)
a、是计算机系统中硬件与软件之间的接口
b、是程序员操作计算机硬件的接口
c、是冯诺依曼结构计算机实现“程序控制”原理的载体
d、是指挥计算机指令特定操作的命令
2、下列关于指令的描述中,正确的是 ( ) (多选)
a、指令的操作码定义了指令的功能
b、指令的地址码字段是不可缺少的
c、单地址指令只能处理一个数据
d、指令的地址码字段可以表示一个地址,也可以表示一个数据
3、下列关于指令格式的描述中,正确的是( ) (多选)
a、对采用定长操作码的计算机而言,若需要支持65条指令,则其操作码字段最少需要7位
b、若指令中每个地址字段位均为4位,则对rr型指令而言,可以 使用16个寄存器
c、指令字长确定的情况下,指令的地址字段越多 ,则其位数就越少
d、计算机硬件是影响指令格式设计的因素之一
5.2 寻址方式及指令寻址随堂测验 1、直接寻址的无条件转移指令执行的效果是将将指令地址送入 ( ) (单选)
a、程序计数器 pc
b、地址寄存器mar
c、数据缓冲寄存器 mdr
d、偏移地址累加器
2、下列关于寻址方式的描述中,正确的是( ) (多选)
a、包括指令寻址方式和数据的寻址方式
b、形成指令和数据所在虚拟存储器地址的方法
c、形成指令和数据所在主存地址的方法
d、形成指令和数据在cache地址的方法
3、下列关于指令寻址方式的描述中,正确的是( ) (多选)
a、指令的有效地址通过指令中形式地址字段给出
b、程序中有条件和无条件转移采用的就是跳跃寻址
c、指令的不同寻址方式需要通过寻址方式特征位来标识
d、顺序结构中cpu依次访问不同指令采用的就是顺序寻址
4、某计算机字长64位,采用单字长指令,下列描述中,正确的是( ) (多选)
a、指令字长为64位
b、指令字长为16位
c、顺序寻址时,pc <- (pc) 1
d、顺序寻址时,pc <- (pc) 8
5.3 操作数寻址方式随堂测验 1、在数据寻址方式中,获取操作数最快的寻址方式是 ( ) ( 单选)
a、寄存器寻址
b、立即数寻址
c、直接寻址
d、间接寻址
2、若指令的形式地址中给出的是操作数的有效地址, 该指令采用的寻址方式是( ) ( 单选)
a、直接寻址
b、立即数寻址
c、寄存器寻址
d、变址寻址
3、假定计算机字长64位,采用单字长指令, 某指令采用间接寻址,则取操作数至少需要访问主存的次数为( ) (单选)
a、1
b、2
c、3
d、4
4、相对寻址方式中,指令所提供的相对地址是( ) (单选)
a、本条指令在内存中的首地址为基准位置的偏移量
b、本条指令的下条指令在内存中的首地址为基准位置的偏移量
c、本条指令的上条指令在内存中的首地址为基准位置的偏移量
d、本指令操作数的直接有效地址
5、下列关于操作数的寻址方式的描述中,正确的是( ) (多选)
a、直接寻址方式下 ,地址字段的位数影响数据的寻址范围
b、间接寻址方式下 ,地址字段的位数影响数据的寻址范围
c、立即数寻址方式下 ,地址字段的位数影响立即数的大小
d、寄存器寻址方式下,地址字段的位数影响立即数的大小
5.4 指令格式设计随堂测验 1、采用将操作码字段扩展到没有使用的地址码字段的指令格式设计方案的主要目的是( ) (单选)
a、减少指令长度
b、充分利用地址字段,提高指令效率
c、保持指令长度不变,增加指令数量
d、减少地址码数量
2、某计算机采用32位单字长二地址指令,每个地址码为12位(含寻址方式字段),若已经定义了250条二地址指令,则还可以定义多少条单地址指令 ( ) (单选)
a、4k
b、8k
c、16k
d、24k
3、某计算机字长32位,内存空间为4m ,采用单字长二地址指令,操作码长度固定。要求支持200条指令,要求支持的寻址方式为4种,下列寻址方式中,可支持访问整个存储空间的寻址方式是( ) (多选)
a、直接寻址
b、寄存器寻址
c、寄存器间接寻址
d、变址寻址
4、某计算机机器字长和存储字长32位,采用双字长,下列描述中正确的是( )(多选)
a、采用双字长指令有利于支持更多的指令和设计位数更多的地址字段
b、顺序寻址方式下,pc <---- (pc) 8
c、在该计算机中完成rs型指令,至少需要访问内存3次
d、采用双字长指令有利于支持更多的寻址方式
5.5 mips指令概述随堂测验 1、某采用相对寻址的mips i 型指令,其立即数字段的值内容为 1110000011100011,则计算操作数有效地址时,与pc内容相加的偏移量是( ) ( 单选)
a、1111111111111111 1000001110001100
b、1111111111111111 1110000011100011
c、0000000000000000 1110000011100011
d、0000000000000000 1000001110001100
2、下列关于mips特点的描述中,正确的是( ) (多选)
a、寻址方式简单
b、属于精减指令集计算机risc
c、只有load/store指令才访问存储器
d、寄存器数量较多
3、mips指令分为r、 i、 j三种类型的指令,下列关于mips指令格式的描述中,正确的是( ) (多选)
a、指令长度固定
b、操作码字段长度固定
c、指令中寄存器字段长度固定
d、立即数字段长度固定
4、下列关于 mips 寻址的下列描述中, 正确的是( ) ( 多选)
a、相对寻址时,将32位地址左移两位的目的是为了实现按32位整数边界对齐存放
b、伪直接寻址时,26位直接地址左移两位的目的是为了使32位地址的低两位为0,实现按32位的整数边界对齐存放
c、立即数寻址时,指令中的立即数直接送给指令中指定的寄存器
d、mips指令中不单独设置寻址方式字段
5.6 mips指令详解随堂测验 1、下列关于mips r型指令的描述中,正确的是( ) (多选)
a、不同功能的r型指令使用的寄存器数量不一定相同
b、所有r型指令的操作码op字段的值均为 000000
c、r型指令既有算术运算指令,也有逻辑运算指令
d、r型指令不支持访问主存的指令
2、下列关于mips i 型指令的描述中,正确的是( ) (多选)
a、i型指令包括访问内存的指令
b、i 型指令包括条件转移指令
c、i型指令包括立即数运算指令
d、i 型指令支持给寄存器赋立即数的操作
3、下列关于 mips j型指令的描述中 ,正确的是 ( ) (多选)
a、j型指令支持无条件跳转指令
b、j型指令只使用伪直接寻址方式
c、j 型指令执行后 ,pc寄存器的值最后两位一定为00
d、所有j型指令均不使用mips的任何通用寄存器
指令系统 1、
2、
3、
4、7.试比较间接寻址和寄存器寻址。
5、
6、
第六章 中央处理器 6.1 cpu组成与功能随堂测验 1、控制cpu内数据通路传送的部件是( ) (单选)
a、程序控制器
b、时序产生器
c、指令译码器
d、操作控制器
2、下列可能是cpu组成部件的是( )(多选)
a、程序计数器 pc
b、指令寄存器ir
c、累加器ac
d、算术逻辑运算单元 alu
3、下列属于cpu功能的是 ( ) (多选)
a、算术逻辑运算功能
b、存储控制功能
c、操作控制功能
d、异常控制功能
4、下列关于程序计数器的下列描述中,正确的是( ) (多选)
a、指令执行过程中会保存当前正在执行的指令地址
b、指令执行过程中会保存下一条指令的地址
c、其值不一定按pc+“1”的方式改变
d、cpu中可以没有pc
6.2 数据通路随堂测验 1、下列关于数据通路的叙述中,正确的是( ) (多选)
a、数据通路是指令周期内信息传输的路径
b、不同指令执行使用的数据通路可以不同
c、同一指令在执行的不同阶段使用的数据路径不同
d、不同数据路径不能使用相同的功能部件
2、下图是数据通路中反映时间关系的原理图。 下列关于该图中几个时间关系描述的描述中,正确的是( ) (多选)
a、建立时间 setup 指触发器时钟到来之前数据应该保持稳定不变时间,否则数据不能在该时钟有效时被打入触发器
b、保持时间 hold 指触发器时钟到来之后数据应该保持稳定不变时间,否则数据不能在该时钟有效时被打入触发器
c、clk-to-q是指时钟有效之后新输入的值稳定出现在输出端所经历的时延
d、由此可知该电路的时钟最后最小值为 setup hold clk-to-q
3、下列关于数据通路结构及其影响的描述中,正确的是( ) (多选)
a、常用的数据通路有专用通路和共享通路两种
b、相同指令在不同数据通路结构下数据路径不同
c、完成相同指令在不同数据通路结构下需要的控制信号不同
d、相同指令在不同数据通路结构下执行的效率不同
6.4 数据通路实例随堂测验 1、下图为单总线结构数据通路实例 关于该数据通路的下列描述中,正确的是( ) (多选)
a、pc “1" 的数据通路为 pc -> x -> alu ->z -> pc
b、取指令的数据通路为: pc -> ar -> mem -> dr -> ir
c、所有控制寄存器向总线数据的控制信号,如r2out, zout等都一定不能同时有效
d、所有控制从总线向寄存器输入的控制信号,如xin,r2in等一定不能同时有效
2、下图为另一种单总线结构的cpu原理图 假定pcout 兼有使pc ”1"的功能,围绕该图的下列描述中,正确的是( ) (多选)
a、实现 pc "1"的数据通路是 pc -> pc
b、取指令的数据通路为: pc-> ar -> 主存 -> dr -> ir
c、pcout、drout 、 ira out 及 bus1->bus 都一定不能同时有效
d、某采用间接寻址的指令其执行阶段的数据通路一定包含: ir -> ar ->主存 ->dr->ar->主存->dr
3、下图为基于专用通路的 cpu结构 围绕该图的下列描述中,正确的是( )(多选)
a、取指令的数据通路为 pc-> 指令寄存器
b、完成pc 增量操作的数据通路为: pc-> pc 1 部件-> pcbranch ->mux1->pc
c、由于使用了专题通路结构和多路选择器,所有功能部件的输出将不再有数据冲突
d、图中pc 既是指令地址寄存器也是数据地址寄存器
中央处理器 1、
2、
3、
4、
5、
6、
猜你喜欢 2022-12-05 20:47 2022-12-05 20:23 2022-12-05 20:15 2022-12-05 20:04 2022-12-05 20:02 2022-12-05 19:54 中国大学mooc疫苗与健康慕课答案大全
2022-12-05 19:50 2022-12-05 19:19 2022-12-05 19:11 2022-12-05 19:01