第一章 数制与码制数制与码制1、十进制数125.125对应的二进制数为（）
a、1111101.001
b、1111100.01
c、1111101.101
d、1111111.001
2、二进制数1111100.01对应的十进制数为（）
a、124.25
b、125.50
c、136.25
d、140.125
3、二进制数1111100.01对应的八进制数为（）
a、124.25
b、174.2
c、174.25
d、140.125
4、二进制数1111100.01对应的十六进制数为（）
a、124.a5
b、7c.4
c、1a6.5
d、b0.125
5、十进制数151.375转换成二进制数时为（ ）
a、10010111.011
b、11101001.011
c、10010111.110
d、11101001.110
6、将十进制数转换成八进制数是 [ ]
a、20
b、22
c、21
d、23
7、将十进制数转换成十六进制数是 [ ]
a、12
b、22
c、21
d、23
8、下列四个数中，最小的数是（ ）
a、
b、
c、
d、
9、下列四个数中，最大的数是（ ）
a、
b、
c、
d、
10、bcd码不包括（ ）
a、余3码
b、格雷码
c、8421bcd码
d、2421bcd码
11、8421bcd码0110表示的十进制数为（ ）
a、6
b、7
c、9
d、15
12、十进制数4用8421bcd码表示为（ ）
a、0100
b、0011
c、100
d、11
13、下列四个数或编码中，对十进制数表示不正确的是（ ）
a、
b、
c、
d、
14、十进制数28.43的余3bcd码是（ ）
a、00111000.01000011
b、01011011.01110110
c、01101100.10000111
d、01111101.10011000
15、十进制数-6的补码是（ ）。（连符号位在内取6位）
a、
b、
c、
d、
16、十进制数26的补码是（ ）。（连符号位在内取8位）
a、
b、
c、
d、
17、数字信号是在数值上和时间上都是不连续的，（ ）是数字信号的典型代表。
a、正弦波
b、三角波
c、矩形波
d、尖峰波
18、将二进制、八进制和十六进制数转换为十进制数的共同规则是（ ）。
a、除以10看余数
b、乘以10向高位进位
c、按权展开
d、以上均可
19、余3bcd码1001表示的十进制数为（ ）。
a、8
b、7
c、9
d、6
20、十进制数5用余3bcd码表示为（ ）。
a、1000
b、0110
c、1001
d、1100
21、数字信号在时间上和数值上都是__________的，而非连续的。
22、
23、
24、
25、
26、
27、
28、的8421bcd码为__________
29、转换为二进制数，要求误差不大于，则结果的小数有__________位
30、若需编码的信息有10项，则需要的二进制代码的位数n至少为_________
31、二—十进制码就是用__________位二进制数来表示1位十进制数中的0—9这10个数码，简称bcd码
32、有符号数的补码为_________
33、有符号数的反码为_________
34、二进制数的计数基数是__________
35、八进制数的计数基数是_________
36、十六进制数的计数基数是_________
37、的余3bcd码为_________
38、余3bcd码10010110表示的十进制数为__________
39、8421bcd码10010110表示的十进制数为_________
40、的余3bcd码为__________
第二章 逻辑代数基础逻辑代数基础1、函数f=ab a’c b’c c’d d’的最简与或式为（ ）。
a、1
b、0
c、ab
d、ab d'
2、函数f=a’b’c’ a b c的最简与或表达式为（ ）。
a、1
b、a'b'c'
c、a b c
d、abc
3、函数f=a’b’c’ ab b’ c cd’的最简与或表达式为（ ）。
a、a b' c
b、a'b'c'
c、a b c
d、abc
4、函数ab b’c ac’对偶式是（ ）。
a、a b
b、a b c
c、ab’ ac
d、ac ab bc
5、函数f=a’b’c’ ac’ bc c cd’的最简或与表达式为（ ）。
a、a c b’
b、a’ b’ c’
c、a b c
d、a b c'
6、函数f=(a b c’)(a’ b’ c)的最简或与表达式为（ ）。
a、(a b c’)(a’ b’ c)
b、a’ b’ c’
c、a b c
d、a b c'
7、已知逻辑函数f=(ab a’c b’c c’d)’ d’，当abcd取（ ）时，f＝1。
a、0000
b、0011
c、0001
d、1000
8、函数的最简与或式是（ ）。
a、f=a’b’ a’cd’ abd b’c’d’
b、f=a’b’d a’cd’ abd b’cd’
c、f=a’b’ ab’d’ abd a’cd’
d、f=a’b’ abd b’c’d’ a’cd’ b’cd’
9、函数的最简与或式是（ ）。
a、f=a’b’ a’cd’ abd b’c’d’
b、f=a’b’ b’d’ abd a’cd’
c、f=a’b’ ab’d’ abd a’cd’
d、f=a’b’ abd b’c’d’ a’cd’ b’cd’
10、函数f=ab cd a’bd的或与式是（ ）。
a、f=(a b)(c d)(a’ b d)
b、f=(b c)(b d)(a d)
c、f= (a’ b’)(c’ d’)(a b’ d’)
d、f=(b c)(a’ b d)(a c’ d)
11、函数的最简或与表达式是（ ）。
a、f=(a b)(c d)(a’ b d)
b、f=(b c)(b d)(a d)
c、f=(a d)(a b c)(a’ b’ c)
d、f=(b c)(a’ b d)(a c’ d)
12、函数的最简或与表达式是（ ）
a、f=(a b)(c d)(a’ b d)
b、f=(b c)(b d)(a d)
c、f=(a d)(b d’)(a’ c)
d、f=(a d)(b c)
13、能使逻辑函数f=(a b c’)(a b’ c)(a’ b’ c)为零的变量（顺序abc）组合是（ ）。
a、011，110，101
b、010，001，100
c、110，101，011
d、001，010，110
14、逻辑函数f=a’(b c’) (d’e)’的反函数为（ ）。
a、(a bc’)(d’ e)’
b、(a b’c)(d e’)’
c、a’ b’c (d e’)’
d、(a’ b’c)(d’e)’
15、与（ ）
a、互为反函数
b、互为对偶式
c、相等
d、答案都不正确
16、逻辑函数f=ab’ a’b的最简与非实现的表达式是（ ）。
a、f=((ab’)’(a’b)’)’
b、f=((ab’ a’b)’)’
c、f=ab’ a’b
d、f=((a(ab)’)’(b(ab)’)’)’
17、函数与（ ）。
a、互为反函数
b、互为对偶式
c、相等
d、答案均不正确
18、函数f=与（ ）。
a、互为反函数
b、互为对偶式
c、相等
d、答案均不正确
19、函数与（ ）。
a、相等
b、互为反函数
c、互为对偶式
d、答案都不对
20、函数的最简与或式是（ ）。
a、f=a’b’ b’d’ abd a’cd’
b、f=a’b’ a’d’ c’d b’c’
c、f=a’b’ ab’d’ abd a’cd’
d、f=a’b’ abd b’c’d’ a’cd’ b’cd’
21、对于异或逻辑关系而言，当两个输入信号相同时，输出为__________。
22、数字电路中，逻辑函数的逻辑变量通常取值只有__________。
23、逻辑函数的常用描述方法有真值表、逻辑函数表达式、逻辑图、波形图和__________。
24、根据反演定律，= __________。
25、根据反演定律，= __________。
26、ab a'c bc=_______
27、ab a'b' ab=_____
28、a'b ab' a'b' ab=_______
29、函数与的关系式 __________。
30、对于输入变量的任一组取值，任意两个最小项的乘积为__________。
31、对于输入变量的任一组取值，全体最小项的和为__________。
32、对于任意一个最小项，使其值为1的输入变量取值有__________组。
33、对于任意一个最小项，使其值为0的输入变量取值有__________（唯一或不唯一）。
34、任一个逻辑函数经过变换后得到的最小项表达式是__________的（唯一或不唯一）。
35、真值表中无关项的取值可以是__________。
36、无关项在本质上是__________项。
37、对于同或逻辑关系而言，当两个输入信号不同时，输出为__________。
38、不同的最小项，使它的值为1的那一组变量取值__________。
39、对于输入变量的任一组取值，任意两个最小项的乘积为__________。
40、对于输入变量的任一组取值，全体最小项的和为__________。
第三章 门电路门电路1、三态门输出高阻状态时， 是不正确的说法。
a、用电压表测量指针不动
b、相当于悬空
c、电压不高不低
d、测量电阻指针不动
2、以下电路中可以实现“线与”功能的有
a、与非门
b、三态输出门
c、集电极开路门
d、源极开路门
3、以下电路中常用于总线应用的有
a、tsl门
b、oc门
c、漏极开路门
d、cmos与非门
4、逻辑表达式y=ab可以用 实现。
a、正逻辑或门
b、正逻辑非门
c、正逻辑与非门
d、负逻辑或门
5、ttl电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“0”。
a、悬空
b、通过电阻2.7kω接电源
c、通过电阻2.7kω接地
d、通过电阻510ω接地
6、硅二极管导通条件是
a、vd>0.5v
b、vd>0.7v
c、vd>0.1v
d、vd>0.2v
7、硅二极管截止条件是 。
a、vd<0.5v
b、vd<0.7v
c、vd<0.1v
d、vd<0.2v
8、三极管的截止条件是
a、发射结正偏，集电结正偏
b、发射结正偏，集电结反偏
c、发射结反偏，集电结反偏
d、发射结反偏，集电结正偏
9、三极管的饱和条件是
a、发射结正偏，集电结正偏
b、发射结正偏，集电结反偏
c、发射结反偏，集电结反偏
d、发射结反偏，集电结正偏
10、三态门中指的三种状态是
a、零电平，低电平，高阻
b、高电平，低电平，零阻
c、高电平，零电平，高阻
d、高电平，低电平，高阻
11、cmos传输门输出有
a、高电平
b、低电平
c、高阻态
d、以上都有
12、cmos传输门由 组成
a、两个nmos管
b、两个pmos管
c、1个nmos管和一个pmos管
d、1个nmos管
13、cmos传输门的控制信号是
a、一个电平信号
b、3个电平信号
c、无信号
d、一对互补的电平
14、三态门当使能端无效时输出
a、高电平
b、高阻
c、不确定
d、低电平
15、用三态输出反相器不能够实现的是
a、数据双向传输
b、数据单向传输
c、接成总线结构
d、存储器
16、硅二极管做开关导通条件是
a、vd>0.5v
b、vd>0.7v
c、vd>0.1v
d、vd>0.2v
17、硅二极管做开关截止条件是
a、vd<0.1v
b、vd<0.7v
c、vd<0.5v
d、vd<0.2v
18、三极管的截止条件是
a、发射结正偏，集电结正偏
b、发射结正偏，集电结反偏
c、发射结集电结都反偏
d、发射结反偏，集电结正偏
19、三极管的饱和条件是
a、发射结反偏，集电结反偏
b、发射结正偏，集电结反偏
c、发射结集电结均正偏
d、发射结反偏，集电结正偏
20、三态门中的三种状态指的是
a、零电平，低电平，高阻
b、高电平，低电平，零阻
c、高电平，低电平，高阻
d、高电平，零电平，高阻
21、前一级门输出高电平最小值与后一级门输入高电平最小值之差为__________。
22、已知voh(min)=4.9v, vih(min)=3.5v, vil(max)=1.5v, vol(max)=0.1v, 则vnh=__________。
23、门电路的扇入系数取决于它的__________个数。
24、ttl集成门电路的负载分为灌电流负载和__________负载。
25、ttl集成门电路带__________负载工作时，如果负载门的个数增加，总的拉电流将增加，会引起输出高电平降低。
26、能够实现“线与”的ttl门电路是__________门。
27、能够实现“线与”的coms门电路是__________门。
28、工程中，把两个门的输出端直接__________，这种方式称为线与。
29、利用oc门或od门实现线与时，需外接__________。
30、三态门的输出状态有0，1，__________。
31、 某cmos电路如图1-170所示，ei=0，a=1，测得l电位为2v，则b=__________。
32、集成逻辑门电路在使用时，一般不让多余的输入端__________，主要是为了防止干扰信号入侵。
33、与非门多余的输入端可以和输入端__________，可以通过1-3k电阻接正电源。
34、与非门多余的输入端可以和输入端并接，可以通过1-3k电阻接__________。
35、cmos与非门电路的多余输入端可以直接接__________。
36、用ttl门电路驱动__________门电路时，由于高电平参数不兼容，需在ttl门电路输出端与电源之间接上拉电阻。
37、用__________门电路驱动cmos门电路时，由于高电平参数不兼容，需在ttl门电路输出端与电源之间接上拉电阻。
38、用cmos门电路驱动__________门电路时，如果cmos电路的供电电源为5v，则通常不需要另加接口电路，但需按电流大小计算出扇出系数。
39、用cmos门电路驱动ttl门电路时，如果cmos电路的供电电源为5v，则通常不需要另加接口电路，但需按__________大小计算出扇出系数。
40、ttl反相器的输入级由bjt构成，输出级采用推拉式结构，其目的是为了提高开关速度和__________带负载能力。
门电路1、三态门输出高阻状态时， 是不正确的说法。
a、用电压表测量指针不动
b、相当于悬空
c、电压不高不低
d、测量电阻指针不动
2、以下电路中可以实现“线与”功能的有 。
a、与非门
b、三态输出门
c、集电极开路门
d、源极开路门
3、以下电路中常用于总线应用的有 。
a、tsl门
b、oc门
c、漏极开路门
d、cmos与非门
4、逻辑表达式y=ab可以用 实现。
a、正逻辑或门
b、正逻辑非门
c、正逻辑与非门
d、负逻辑或门
5、ttl电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“0”。
a、悬空
b、通过电阻2.7kω接电源
c、通过电阻2.7kω接地
d、通过电阻510ω接地
6、硅二极管导通条件是
a、vd>0.5v
b、vd>0.7v
c、vd>0.1v
d、vd>0.2v
7、硅二极管截止条件是 。
a、vd<0.5v
b、vd<0.7v
c、vd<0.1v
d、vd<0.2v
8、三极管的截止条件是 。
a、发射结正偏，集电结正偏
b、发射结正偏，集电结反偏
c、发射结反偏，集电结反偏
d、发射结反偏，集电结正偏
9、三极管的饱和条件是 。
a、发射结正偏，集电结正偏
b、发射结正偏，集电结反偏
c、发射结反偏，集电结反偏
d、发射结反偏，集电结正偏
10、三态门中指的三种状态是 。
a、零电平，低电平，高阻
b、高电平，低电平，零阻
c、高电平，零电平，高阻
d、高电平，低电平，高阻
11、cmos传输门输出有 。
a、高电平
b、低电平
c、高阻态
d、以上都有
12、cmos传输门由 组成。
a、两个nmos管
b、两个pmos管
c、1个nmos管和一个pmos管
d、1个nmos管
13、cmos传输门的控制信号是 。
a、一个电平信号
b、3个电平信号
c、无信号
d、一对互补的电平
14、三态门当使能端无效时输出 。
a、高电平
b、高阻
c、不确定
d、低电平
15、用三态输出反相器不能够实现的是 。
a、数据双向传输
b、数据单向传输
c、接成总线结构
d、存储器
16、为实现数据传输的总线结构，要选用 门电路。
a、或非
b、oc
c、三态
d、与或非
17、输出端与直接连在一起实现线与逻辑功能的门电路是 。
a、与非门
b、或非门
c、oc门
d、三态门
18、cmos电路不用的输入端 。
a、能够悬空
b、不能够悬空
c、应该接地
d、应该接电源
19、在存储和运输cmos器件时应该
a、任意处理
b、用金属屏蔽层包装
c、用塑料盒装
d、都不对
20、组装调试cmos器件应该 。
a、服装手套都防静电
b、任意服装手套
c、用手直接接触
d、都错
21、前一级门输出高电平最小值与后一级门输入高电平最小值之差为__________。
22、已知voh(min)=4.9v, vih(min)=3.5v, vil(max)=1.5v, vol(max)=0.1v, 则vnh=__________。
23、门电路的扇入系数取决于它的__________个数。
24、ttl集成门电路的负载分为灌电流负载和__________负载。
25、ttl集成门电路带__________负载工作时，如果负载门的个数增加，总的拉电流将增加，会引起输出高电平降低。
26、能够实现“线与”的ttl门电路是__________门。
27、能够实现“线与”的coms门电路是__________门。
28、工程中，把两个门的输出端直接__________，这种方式称为线与。
29、利用oc门或od门实现线与时，需外接__________。
30、三态门的输出状态有0，1，__________。
31、集成逻辑门电路在使用时，一般不让多余的输入端__________，主要是为了防止干扰信号入侵。
32、与非门多余的输入端可以和输入端__________，可以通过1-3k电阻接正电源。
33、与非门多余的输入端可以和输入端并接，可以通过1-3k电阻接__________。
34、cmos与非门电路的多余输入端可以直接接__________。
35、用ttl门电路驱动__________门电路时，由于高电平参数不兼容，需在ttl门电路输出端与电源之间接上拉电阻。
36、用__________门电路驱动cmos门电路时，由于高电平参数不兼容，需在ttl门电路输出端与电源之间接上拉电阻。
37、用cmos门电路驱动__________门电路时，如果cmos电路的供电电源为5v，则通常不需要另加接口电路，但需按电流大小计算出扇出系数。
38、用cmos门电路驱动ttl门电路时，如果cmos电路的供电电源为5v，则通常不需要另加接口电路，但需按__________大小计算出扇出系数。
39、ttl反相器的输入级由bjt构成，输出级采用推拉式结构，其目的是为了提高开关速度和__________带负载能力。
第四章 组合逻辑电路组合逻辑电路1、组合逻辑电路是指（ ）。
a、由若干单元电路组合而构成的电路
b、输出仅由当时输入决定的电路
c、输出仅由电路原态决定的电路
d、输出由输入和电路原态共同决定的电路
2、在二进制译码器中，若输入4位代码，则有（ ）个输出信号。
a、2
b、4
c、8
d、16
3、多路选择器的基本功能是在一定选择信号的控制下（ ）
a、从若干个输出中选出一路
b、从输出中选出若干路
c、从若干个输出中选一路作为输出
d、从若干个输入中选一路作为输出
4、如果一个二进制编码器有4位输出代码，则该编码器最多可以对（ ）个输入信号进行编码
a、4
b、8
c、16
d、32
5、用0，1两个符号对100个信息进行编码，则至少需要（ ）
a、8位
b、7位
c、9位
d、6位
6、在二进制多路数据分配器中，若地址端有4位代码，则有（ ）个输入信号
a、2
b、4
c、8
d、16
7、八路数据分配器，其地址输入端（选择控制端）有（ ）个。
a、1
b、2
c、3
d、4
8、下列电路中不属于组合逻辑电路的是（ ）。
a、数据选择器
b、数值比较器
c、二进制计数器
d、寄存器
9、在下列逻辑电路中是组合逻辑电路的有（ ）。
a、触发器
b、序列信号发生器
c、寄存器
d、译码器
10、下列各函数相等，其中无冒险现象的函数式有（ ）。
a、f=b'c' ac a'b
b、f=a'c' bc ab'
c、f=a'c' bc ab' a'b
d、f=b'c' ac a'b bc ab' a'b'
11、下列各函数相等，其中无冒险现象的函数式有（ ）。
a、f=ac bc' cd bd ab
b、f=ac bc' cd
c、f=cd bc' acd'
d、f=ac cd bc'd' bd
12、函数 f=a'c ab b'c',当变量的取值为（ ）时，将不出现冒险现象。
a、b=c=1
b、b=c=0
c、a=1,c=0
d、a=0,b=0
13、下图电路是（ ）
a、半加器电路
b、与或非电路
c、全加器电路
d、异或电路
14、分析图示组合电路，下列 f1、f2的逻辑表达式，不对的是：
a、
b、
c、
d、
15、分析图示逻辑电路，下列f1，f2的逻辑表达式，正确的是：
a、
b、
c、
d、
16、逻辑电路如图所示，说明电路的逻辑功能
a、全加器
b、全减器
c、奇校验电路
d、偶校验电路
17、分析下图所示电路，功能正确的是：
a、加法器
b、减法器
c、异或功能
d、同或功能
18、分析下图所示电路，表达式正确的是：
a、
b、
c、
d、
19、分析下图所示电路，功能正确的是：
a、全加器
b、半加器
c、数据选择器
d、比较器
20、分析图示电路，表达式错误的为：
a、
b、
c、
d、
21、消去竞争冒险的方法有发现并消去互补相乘项，增加乘积项和输出端__________
22、如图所示，电路可能会产生竞争冒险，可以在输出端__________解决。
23、如图所示，电路可能会产生竞争冒险，解决方法之一是在两与门增加__________
24、如果逻辑电路在较慢速度下工作，为了消去竞争冒险产生的干扰窄脉冲，可以在输出端__________。
25、某普通4-2线编码器，输入输出分别为i3i2i1i0，y1y0；测得y1y0=00，则i3i2i1i0=__________
26、某普通8-3线编码器，输入输出分别为i7i6i5i4i3i2i1i0，y2y1y0；测得y2y1y0=010，则i7i6i5i4i3i2i1i0=__________
27、某普通8-3线编码器，输入输出分别为i7i6i5i4i3i2i1i0，y2y1y0；i7i6i5i4i3i2i1i0=00100000时，y2y1y0=__________
28、某4-2线高位优先的优先编码器，输入输出分别为i3i2i1i0，y1y0；i3i2i1i0=0011时，y1y0=__________
29、某8-3线高位优先的编码器，输入输出分别为i7i6i5i4i3i2i1i0，y2y1y0；i7i6i5i4i3i2i1i0=00000011时，y2y1y0=__________
30、某8-3线高位优先的编码器，输入输出分别为i7i6i5i4i3i2i1i0，y2y1y0；i7i6i5i4i3i2i1i0=00001110时，y2y1y0=__________
31、某2-4线译码器输入为a1a0，输出为，正常工作时，若a1a0=11，则译码输出=__________
32、已知74ls138的，cba=110，则=
33、常用的七段显示译码器有两类，其中一类译码输出__________有效信号，用来驱动共阴极显示电路
34、能实现数据分配器功能的译码器应具有__________地址译码功能。（唯一或不唯一）
35、集成数据选择器74hc151的输出时，地址端
36、集成数据选择器74hc151的地址端s2s1s0=111时，输出__________
37、已知集成数据选择器74hc151的输入输出关系为，用151实现逻辑函数 时，其数据输入=_______
38、已知集成数据选择器74hc151的输入输出关系为，其数据输入 =01101001时，151的输出表达式相当于全加器的__________
39、已知集成数据选择器74hc151的输入输出关系为，其数据输入 =00010111时，151输出表达式相当于全加器的 _________
40、使用全加器进行多位数相加操作时，常用超前进位和 __________方式。
第五章 存储器和触发器存储器和触发器1、要构成容量为4k×8的ram，需要（ ）片容量为256×4的ram。
a、2
b、4
c、8
d、32
2、用8k×8位的eprom构成64k×8位存储器，共需要（）片eprom，系统需要（）位地址译码以完成寻址操作。
a、8,64
b、10,16
c、16,15
d、8,16
3、下列半导体存储器中，读/写速度最快的是
a、sram
b、eprom
c、eeprom
d、sdram
4、利用双稳态触发器作为存储单元的半导体存储器是（）ram。
a、静态
b、动态
c、pld中
d、数字信号处理器（dsp）中的
5、rom中地址译码器的作用是将输入地址代码转换成相应的控制信号，利用这一控制信号从存储矩阵中寻找出指定单元，并将这些单元的数据送入（）。
a、另一地址译码器
b、输出缓冲器
c、负载数字部件
d、数据总线
6、2764为8k´8bit的eprom，它的数据线有（ ）条
a、8
b、10
c、18
d、13
7、可擦除可编程只读存储器是指
a、ram
b、掩膜rom
c、prom
d、eprom
8、访问存储器是指
a、存数
b、取数
c、只存数不取数
d、存数或取数
9、在一片1024×1的ram中，应该有（）根数据线。
a、1
b、1024
c、10
d、8
10、只读存储器rom中的内容，当电源断掉后又接通，存储器中的内容（）
a、全部改变
b、不可预料
c、全部为0
d、保持不变
11、一片rom有8根地址输入，8根位线输出，则rom的容量为
a、128
b、256
c、2048
d、1024
12、可以编程的半导体只读存储器是
a、ram
b、pla
c、动态mos型ram
d、固定rom
13、一片64k×8存储容量的只读存储器（rom），有
a、64条地址线和8条数据线
b、64条地址线和16条数据线
c、16条地址线和8条数据线
d、16条地址线和16条数据线
14、一片1k×8存储容量的只读存储器（rom），则rom的容量为
a、1024´10
b、256´10
c、2048´8
d、1024´8
15、已知某存储器芯片有地址线12条，有数据线8条，则该存储器的存储容量是（）位。
a、1024´8
b、4096´4
c、2048´8
d、4096´8
16、有10条地址线的半导体存储器芯片，若采用矩阵译码方式，则有（）条储单元选择线控制线。
a、1024
b、2048
c、32
d、64
17、随机存储器ram是指
a、存储单元中所存信息是随机的
b、存储单元中的地址是随机的
c、程序和数据可随机的放在内存的任何地方
d、存储器中存取操作是随机的
18、rom电路和结构一般包括输出缓冲器
a、地址译码器及地址编码器
b、读/写控制器及存储矩阵
c、存储矩阵及地址译码器
d、地址编码器及存储矩阵
19、静态随机存储器是
a、sram
b、prom
c、dram
d、eprom
20、动态随机存储器是
a、sram
b、prom
c、dram
d、eprom
21、组合电路与存储电路相结合可构成 __________逻辑电路。
22、锁存器和触发器是构成各种时序电路的__________单元电路。
23、触发器具有__________两种稳定状态，且能自动保持。
24、触发器是一种对脉冲__________敏感的存储电路。
25、触发器只有在时钟脉冲的上升沿或下降沿变化瞬间才能改变__________。
26、由或非门构成的基本sr锁存器，当s=r=0时，锁存器输出状态为__________。
27、由或非门构成的基本sr锁存器，当s=0,r=1时，锁存器输出状态为__________。
28、由与非门构成的基本sr锁存器，当s=r=0时，锁存器输出状态为__________。
29、由与非门构成的基本sr锁存器，当__________时，锁存器输出状态为1。
30、基本sr锁存器是一种具有简单功能的__________稳态存储电路。
31、基本sr锁存器具的输入端r称为__________端。
32、使用基本sr锁存器可以消除机械开关的__________现象。
33、时序电路任意时刻的输出状态不仅与电路__________有关而且与电路的前一状态有关。
34、基本rs触发器的触发方式是__________触发。
35、同步rs触发器的约束方程为__________。
36、同步rs触发器s=0,r=1时，原态为1，则该触发器次态为__________。
37、同步rs触发器s=1,r=0时，原态为0，则该触发器次态为__________。
38、主从rs触发器与同步rs触发器功能相同，触发方式__________。
39、主从rs触发器与同步rs触发器功能__________，触发方式不同。
40、在时钟__________作用下状态发生变化的存储单元单路称为触发器。
存储器和触发器1、要构成容量为4k×8的ram，需要（ ）片容量为256×4的ram。
a、2
b、4
c、8
d、32
2、用8k×8位的eprom构成64k×8位存储器，共需要（）片eprom，系统需要（）位地址译码以完成寻址操作。
a、8,64
b、10,16
c、16,15
d、8,16
3、下列半导体存储器中，读/写速度最快的是
a、sram
b、eprom
c、eeprom
d、sdram
4、利用双稳态触发器作为存储单元的半导体存储器是（）ram。
a、静态
b、动态
c、pld中
d、数字信号处理器（dsp）中的
5、rom中地址译码器的作用是将输入地址代码转换成相应的控制信号，利用这一控制信号从存储矩阵中寻找出指定单元，并将这些单元的数据送入
a、另一地址译码器
b、输出缓冲器
c、负载数字部件
d、数据总线
6、2764为8k´8bit的eprom，它的数据线有（ ）条。
a、8
b、10
c、18
d、13
7、可擦除可编程只读存储器是指
a、ram
b、掩膜rom
c、prom
d、eprom
8、访问存储器是指
a、存数
b、取数
c、只存数不取数
d、存数或取数
9、在一片1024×1的ram中，应该有（ ）根数据线。
a、1
b、1024
c、10
d、8
10、只读存储器rom中的内容，当电源断掉后又接通，存储器中的内容
a、全部改变
b、全部为0
c、不可预料
d、保持不变
11、一片rom有8根地址输入，8根位线输出，则rom的容量为
a、128
b、256
c、2048
d、1024
12、可以编程的半导体只读存储器是
a、ram
b、pla
c、动态mos型ram
d、固定rom
13、一片64k×8存储容量的只读存储器（rom），有
a、64条地址线和8条数据线
b、64条地址线和16条数据线
c、16条地址线和8条数据线
d、16条地址线和16条数据线
14、一片1k×8存储容量的只读存储器（rom），则rom的容量为
a、1024´10
b、256´10
c、2048´8
d、1024´8
15、已知某存储器芯片有地址线12条，有数据线8条，则该存储器的存储容量是（）位。
a、1024´8
b、4096´4
c、2048´8
d、4096´8
16、随机存储器ram是指（）。
a、存储单元中所存信息是随机的
b、存储单元中的地址是随机的
c、程序和数据可随机的放在内存的任何地方
d、存储器中存取操作是随机的
17、rom电路和结构一般包括输出缓冲器、
a、地址译码器及地址编码器
b、读/写控制器及存储矩阵
c、存储矩阵及地址译码器
d、地址编码器及存储矩阵
18、静态随机存储器是
a、sram
b、prom
c、dram
d、eprom
19、动态随机存储器是
a、sram
b、prom
c、dram
d、eprom
20、有10条地址线的半导体存储器芯片，若采用矩阵译码方式，则有（）条储单元选择线控制线。
a、1024
b、2048
c、32
d、64
21、组合电路与存储电路相结合可构成 __________逻辑电路。
22、锁存器和触发器是构成各种时序电路的__________单元电路。
23、触发器具有__________两种稳定状态，且能自动保持。
24、触发器是一种对脉冲__________敏感的存储电路。
25、触发器只有在时钟脉冲的上升沿或下降沿变化瞬间才能改变__________。
26、由或非门构成的基本sr锁存器，当s=r=0时，锁存器输出状态为__________。
27、由或非门构成的基本sr锁存器，当s=0,r=1时，锁存器输出状态为__________。
28、由与非门构成的基本sr锁存器，当s=r=0时，锁存器输出状态为__________。
29、由与非门构成的基本sr锁存器，当__________时，锁存器输出状态为1。
30、基本sr锁存器是一种具有简单功能的__________稳态存储电路。
31、基本sr锁存器具的输入端r称为__________端。
32、使用基本sr锁存器可以消除机械开关的__________现象。
33、时序电路任意时刻的输出状态不仅与电路__________有关而且与电路的前一状态有关。
34、基本rs触发器的触发方式是__________触发。
35、同步rs触发器的约束方程为__________。
36、同步rs触发器s=0,r=1时，原态为1，则该触发器次态为__________。
37、同步rs触发器s=1,r=0时，原态为0，则该触发器次态为__________。
38、主从rs触发器与同步rs触发器功能相同，触发方式__________。
39、主从rs触发器与同步rs触发器功能__________，触发方式不同。
40、在时钟__________作用下状态发生变化的存储单元单路称为触发器。
第六章 时序逻辑电路时序逻辑电路1、访问存储器是指（ ）。
a、存数
b、取数
c、只存数不取数
d、存数或取数
2、rom存储器在正常工作时，其内容（ ）。
a、只能写入
b、既可写入也可读出
c、只能读出
d、以上①～③都不对
3、主从触发器（rs型）是（ ）。
a、在cp上升沿触发
b、在cp下降沿触发
c、在cp=1的稳态下触发
d、与cp无关的
4、或非门构成的基本rs触发器的约束条件为（ ）。
a、rs=0
b、r s=1
c、rs=1
d、r s=0
5、两个与非门构成的基本rs触发器的约束条件为（ ）。
a、r s=1
b、r s=0
c、r·s=1
d、r·s=0
6、若jk触发器的原状态为0，欲在cp作用后仍保持为0状态，则激励函数jk的值应是（ ）。
a、j=1，k=1
b、j=0，k=0
c、j=0，k=d
d、j=d，k=d
7、主从型jk触发器是在cp（ ）触发。
a、为0时
b、为1时
c、上升沿
d、下降沿
8、t触发器特性方程（ ）。
a、
b、
c、
d、
9、如下各触发器电路中，能实现功能的电路是（ ）
a、
b、
c、
d、
10、维持阻塞d触发器是（ ）。
a、正边沿控制，下降沿触发
b、正边沿控制，上升沿触发
c、负边沿控制，下降沿触发
d、负边沿控制，上升沿触发
11、三级触发器构成的环型和扭环型计数器的计数模值依次为（ ）。
a、8和8
b、6和3
c、6和8
d、3和6
12、构成模值为256的二进制计数器，需要（ ）级触发器。
a、2
b、128
c、8
d、256
13、同步计数器是指（ ）的计数器。
a、由同类型的触发器构成
b、各触发器时钟端连在一起，统一由系统时钟控制
c、可用前级的输出做后级触发器的时钟
d、可用后级的输出做前级触发器的时钟
14、8级触发器构成的二进制计数器，其模值为（ ）。
a、8
b、16
c、128
d、256
15、同步四位二进制计数器的借位方程是，则可知b的周期和正脉冲宽度为（ ）。
a、16个cp周期和2个cp周期
b、16个cp周期和1个cp周期
c、8个cp周期和8个cp周期
d、8个cp周期和4个cp周期
16、在设计同步时序电路时，检查到不能自行启动时，则（ ）。
a、只能用反馈复位清零
b、只能用修改激励函数的方法
c、必须用反馈复位法清零并修改激励逻辑函数
d、可以采用反馈复位法（置位法），也可以采用修改激励逻辑函数的方法保证电路能自行启动
17、四位同步二进制加法计数器现时的内容为0111，当下一个时钟脉冲到来后，其内容变为（ ）。
a、0111
b、0110
c、1000
d、1110
18、一个四位二进制加法计数器正常工作时，由0000状态开始，则经过43个输入计数脉冲后，此计数器的状态应是（ ）。
a、0011
b、1011
c、1101
d、1110
19、在一片1024×1的ram中，应该有（ ）根地址线。
a、1
b、1024
c、10
d、8
20、一个四位移位寄存器，原来的内容为0000，如果输入始终为1，则经过四个移位脉冲后寄存器的内容为（ ）。
a、0001
b、0111
c、1110
d、1111
21、时序逻辑电路由组合逻辑电路和 两部分组成。
22、时序逻辑电路按触发器时钟端的连接方式不同可以分为 和 两类。（答案用逗号隔开）
23、随机存储器（ram）的典型结构包括地址译码器、存储矩阵和 。
24、固定rom主要由地址译码器、存储矩阵 和 三部分组成。
25、rom和lpa在结构上都有一个 阵列和一个 阵列。（答案用逗号隔开）
26、rom和pla在结构上的区别，主要是rom的与阵列 编程；而pla的与阵列 编程。（答案用逗号隔开）
27、一片4k´8的rom的存贮器有 个字，字长为 位，有 个片选端和 根地址线。（答案用逗号隔开）
28、由与非门构成的基本rs触发器约束条件是 。
29、试填写jk触发器特性表（下左）中的qn 1。（答案格式从上至下排列，不用间隔，如00000000）
30、既克服了“空翻”现象，又无“一次翻转”问题的集成触发器常用的有 和 两种。（答案用逗号隔开）
31、维持阻塞d触发器是在cp 触发
32、同步式时钟触发器是高电平触发方式，它存在 毛病。
33、所谓时序电路是指电路的输出不仅与当时的 有关，而且与电路的 有关。
34、在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用 。
35、由四个触发器构成的寄存器可以存入 位二进制代码。
36、八级触发器构成的二进制计数器模值为 。
37、已知一个十进制加法计数器的状态转换图如下，由图可知它是采用 编码的计数器。
38、由四个触发器构成计数器，它的计数状态最多为 个。
39、一个4k´8的ram，有 个8位字长的存储器，有 根地址线和 根数据线。（答案用逗号隔开）
40、移位寄存器的功能是 。
时序逻辑电路（正确版）1、三级触发器构成的环型和扭环型计数器的计数模值依次为（ ）。
a、8和8
b、6和3
c、6和8
d、3和6
2、构成模值为256的二进制计数器，需要（ ）级触发器。
a、2
b、128
c、8
d、256
3、同步计数器是指（ ）的计数器。
a、由同类型的触发器构成
b、各触发器时钟端连在一起，统一由系统时钟控制
c、可用前级的输出做后级触发器的时钟
d、可用后级的输出做前级触发器的时钟
4、8级触发器构成的二进制计数器，其模值为（ ）。
a、8
b、16
c、128
d、256
5、1. 同步四位二进制计数器的借位方程是b=，则可知b的周期和正脉冲宽度为（ ）。
a、16个cp周期和2个cp周期
b、16个cp周期和1个cp周期
c、8个cp周期和8个cp周期
d、8个cp周期和4个cp周期
6、在设计同步时序电路时，检查到不能自行启动时，则（ ）。
a、只能用反馈复位清零
b、只能用修改激励函数的方法
c、必须用反馈复位法清零并修改激励逻辑函数
d、可以采用反馈复位法（置位法），也可以采用修改激励逻辑函数的方法保证电路能 自行启动。
7、一个同步十进制计数器（q3 q2 q1 q0）用q3作进位，则其周期和正脉冲宽度是（ ）。
a、10个cp脉冲，正脉冲宽度为1个cp周期
b、10个cp脉冲，正脉冲宽度为2个cp周期
c、10个cp脉冲，正脉冲宽度为4个cp周期
d、10个cp脉冲，正脉冲宽度为8个cp周期
8、四位同步二进制加法计数器现时的内容为0111，当下一个时钟脉冲到来后，其内容变为（ ）。
a、0111
b、0110
c、1000
d、1110
9、一个四位二进制加法计数器正常工作时，由0000状态开始，则经过43个输入计数脉冲后，此计数器的状态应是（ ）。
a、0011
b、1011
c、1101
d、1110
10、设计一个能存放八位二进制代码的寄存器，需要（ ）个触发器
a、8
b、4
c、3
d、2
11、一个四位移位寄存器，原来的内容为0000，如果输入始终为1，则经过四个移位脉冲后寄存器的内容为（ ）。
a、0001
b、0111
c、1110
d、1111
12、用触发器设计一个同步十进制计数器所需要的触发器数目是（ ）。
a、2
b、3
c、4
d、5
13、时序逻辑电路分为同步时序电路和__________电路两大类。
14、同步时序电路中的所有触发器具有__________的时钟脉冲。
15、异步时序电路中没有统一的__________。
16、描述时序逻辑电路可以用__________、状态转换表、状态图、时序图。
17、用n个触发器构成时序电路可以对__________个状态进行编码。
18、用3个触发器构成时序电路可以对__________个状态进行编码。
19、如需对7个逻辑状态进行编码，则至少需要__________个触发器。
20、n位环型计数器有__________个计数状态。
21、n位扭环计数器有__________个计数状态。
22、有些同步时序电路设计中会出现__________，电路上电后可能陷入而不能退出，因此设计电路后应检查自启动能力。
23、用同步时序电路设计一个8421bcd码计数器至少需要__________个触发器。
24、用同步时序电路设计一个6进制计数器至少需要__________个触发器。
25、同步计数器比异步计数器电路结构__________、计数速度快。
26、异步计数器比同步计数器电路结构__________，计数速度慢。
27、一般来说同步时序电路结构比异步时序电路__________，工作速度快。
28、存储n位二进制数据的寄存器需要用__________个触发器组成。
29、移位寄存器有串行输出和__________输出两种方式。
30、对于右向移位寄存器而言，每经过一个时钟脉冲，数据向右移_________位。
31、某个由3个d触发器构成的右向移位寄存器，设初态q0q1q2=000，串行输入端输入二进制数据000101，经过5个脉冲后，触发器的状态q0q1q2=_________。
32、某个由3个d触发器构成的右向移位寄存器，设初态q0q1q2=000，串行输入端输入二进制数据000111，要使触发器的状态q0q1q2=111，需经过_________个时钟脉冲。
33、某个由3个d触发器构成的左向移位寄存器，设初态q0q1q2=000，串行输入端输入二进制数据101000，经过4个脉冲后，触发器的状态q0q1q2=_________。
34、某个由3个d触发器构成的左向移位寄存器，设初态q0q1q2=000，串行输入端输入二进制数据111000，要使触发器的状态q0q1q2=111，需经过_________个时钟脉冲。
35、计数器74161实现循环计数可以用反馈清零法和_________法。
36、用74lvc161的异步清零方式实现8进制加计数时，应用状态q3q2q1q0=_________去控制清零端实现清零。
37、用74lvc161的同步置数方式实现从0开始的7进制加计数时，应用状态q3q2q1q0=_________去控制预置端实现置数。
38、振荡频率为1khz的方波信号，经过_________分频电路后，变成周期为4ms的信号。
39、石英晶体振荡器振荡频率为32.768khz，需使用_________位二进制计数器分频，才能得到周期为1秒的信号。
40、用右向移位寄存器可实现除法操作，右移2位相当于_________。
41、用左向移位寄存器可实现乘法操作，左移2位相当于_________。
第七章 脉冲波形产生与整形第七章 可编程逻辑器件1、下列集成电路中，集成度最高的是
a、cpld
b、epld
c、pal
d、gal
2、用pla设计的逻辑电路属于
a、存储器
b、组合电路
c、时序电路
d、cp时钟源
3、pla电路的特点是
a、与、或阵列均可编程
b、与阵列可编程、或阵列不可编程
c、与阵列不可编程、或阵列可编程
d、与、或阵列均不可编程
4、用pla设计时序逻辑电路时，还需备有
a、晶体管
b、逻辑门
c、与非门
d、触发器
5、关于pal器件与或阵列说法正确的是
a、只有与阵列可编程
b、都是可编程的
c、只有或阵列可编程
d、都是不可编程的
6、第一种具有实用意义的可编程器件是
a、pal
b、gal
c、cpld
d、fpga
7、用prom来实现组合逻辑电路，他的可编程阵列是
a、与阵列
b、或阵列
c、与阵列和或阵列都可以
d、以上说法都不对
8、maxplus-ii是哪个pld厂家的pld开发软件
a、lattice
b、altera
c、xilinx
d、actel
9、逻辑器件（）属于非用户定制电路。
a、逻辑门
b、gal
c、prom
d、pla
10、pld（可统编程逻辑器件）属于（c）电路。
a、非用户定制
b、全用户定制
c、半用户定制
d、自动生成
11、不属于pld的基本结构部分的是
a、与门阵列
b、或门阵列
c、与非门阵列
d、输入缓冲器
12、在下列器件中，不属于pld的器件是
a、prom
b、eprom
c、sram
d、pla
13、有pla进行逻辑设计时，应将逻辑函数的表达式变换成（）
a、与非与非
b、异或
c、最简与或
d、最简或式
14、pla是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、通用阵列逻辑
d、专用阵列逻辑
15、gal是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、通用阵列逻辑
d、专用阵列逻辑
16、isplsi器件中的glb是指
a、合局布线区
b、通用逻辑块
c、输出布线区
d、输出控制单元
17、fpga是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、现场可编程逻辑门阵列
d、专用阵列逻辑
18、cpld是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、复杂可编程逻辑器件
d、专用阵列逻辑
19、专用集成电路是
a、fpga
b、cpld
c、pla
d、asci
20、fpla是指
a、现场可编程逻辑器件
b、可编程阵列逻辑
c、现场可编程逻辑门阵列
d、专用阵列逻辑
21、pld是可编程_________的简称
22、pla是可编程_________的简称。
23、gal是_________逻辑的简称。
24、cpld是_________可编程逻辑器件的简称。
25、pal和gal都属于简单的_________
可编程逻辑器件1、下列集成电路中，集成度最高的是
a、cpld
b、epld
c、pal
d、gal
2、用pla设计的逻辑电路属于
a、存储器
b、组合电路
c、时序电路
d、cp时钟源
3、pla电路的特点是
a、与、或阵列均可编程
b、与阵列可编程、或阵列不可编程
c、与阵列不可编程、或阵列可编程
d、与、或阵列均不可编程
4、用pla设计时序逻辑电路时，还需备有
a、晶体管
b、逻辑门
c、与非门
d、触发器
5、关于pal器件与或阵列说法正确的是
a、只有与阵列可编程
b、都是可编程的
c、只有或阵列可编程
d、都是不可编程的
6、第一种具有实用意义的可编程器件是
a、pal
b、gal
c、cpld
d、fpga
7、用prom来实现组合逻辑电路，他的可编程阵列是
a、与阵列
b、或阵列
c、与阵列和或阵列都可以
d、以上说法都不对
8、maxplus-ii是哪个pld厂家的pld开发软件
a、lattice
b、altera
c、xilinx
d、actel
9、逻辑器件（）属于非用户定制电路。
a、逻辑门
b、gal
c、prom
d、pla
10、pld（可统编程逻辑器件）属于（）电路。
a、非用户定制
b、全用户定制
c、半用户定制
d、自动生成
11、不属于pld的基本结构部分的是
a、与门阵列
b、或门阵列
c、与非门阵列
d、输入缓冲器
12、在下列器件中，不属于pld的器件是
a、prom
b、eprom
c、sram
d、pla
13、有pla进行逻辑设计时，应将逻辑函数的表达式变换成（）式。
a、与非与非
b、异或
c、最简与或
d、最简或式
14、pla是指（）。
a、可编程逻辑阵列
b、可编程阵列逻辑
c、通用阵列逻辑
d、专用阵列逻辑
15、gal是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、通用阵列逻辑
d、专用阵列逻辑
16、isplsi器件中的glb是指
a、合局布线区
b、通用逻辑块
c、输出布线区
d、输出控制单元
17、fpga是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、现场可编程逻辑门阵列
d、专用阵列逻辑
18、cpld是指
a、可编程逻辑阵列
b、可编程阵列逻辑
c、复杂可编程逻辑器件
d、专用阵列逻辑
19、专用集成电路是
a、fpga
b、cpld
c、pla
d、asic
20、fpla是指
a、现场可编程逻辑器件
b、可编程阵列逻辑
c、现场可编程逻辑门阵列
d、专用阵列逻辑
21、pld是可编程_________的简称。
22、pla是可编程_________的简称。
23、gal是_________逻辑的简称。
24、cpld是_________可编程逻辑器件的简称。
25、fpga是_________门阵列的简称。
26、pal和gal都属于简单的_________
脉冲波形产生与整形1、可直接做为延时电路使用的是( )。
a、双稳态触发器
b、单稳态触发器
c、无稳态触发器
d、施密特触发器
2、下列多谐振荡器中，频率稳定性最高的是( )。
a、石英晶体振荡器
b、555定时器构成的多谐振荡器
c、环形振荡器
d、施密特触发器构成的多谐振荡器
3、下图所示电路为由555定时器构成的( )。
a、施密特触发器
b、多谐振荡器
c、单稳态触发器
d、t触发器
4、某电路的输入波形 ui 和输出波形 uo如下图所示，则该电路可能为( )。
a、施密特触发器
b、反相器
c、单稳态触发器
d、jk触发器
5、石英晶体多谐振荡器的主要优点是( )。
a、电路简单
b、频率稳定度高
c、振荡频率高
d、振荡频率低
6、“回差电压”是( )电路的主要特性参数。
a、时序逻辑
b、施密特触发器
c、单稳态触发器
d、多谐振荡器
7、单稳态触发器可用来( )。
a、产生矩形波
b、产生延迟作用
c、做存储器
d、把缓慢信号变成矩形波
8、用555定时器构成的施密特触发器，若电压控制端不外接固定电压，则其vt 为( )。
a、
b、
c、
d、
9、用555定时器构成的施密特触发器，若电压控制端不外接固定电压，则其回差电压δvt为( )。
a、
b、
c、
d、
10、用555定时器构成的施密特触发器，若电压控制端外接固定电压vc，则其vt－为( )。
a、
b、
c、
d、
11、用555定时器构成的施密特触发器，若电压控制端不外接固定电压，则其vt－为( )。
a、
b、
c、
d、
12、用555定时器构成的施密特触发器，若电压控制端外接固定电压vc，则其vt 为( )。
a、
b、
c、
d、
13、用555定时器构成的施密特触发器，若电压控制端外接固定电压vc，则其回差电压δvt为( )。
a、
b、
c、
d、
14、能把缓变输入信号转换成矩形波的电路是( )。
a、单稳态触发器
b、多谐振荡器
c、施密特触发器
d、边沿触发器
15、利用门电路的传输时间，把多个反相器环形连接可实现多谐振荡器，以下数量的反相器能实现的是多谐振荡器( )。
a、2
b、3
c、4
d、5
16、如下图所示，由555定时器组成的电路是( )。
a、施密特触发器
b、单稳态触发器
c、双稳态触发器
d、多谐振荡器
17、下图中555定时器组成的电路是( )。
a、多谐振荡器
b、施密特触发器
c、单稳态电路
d、双稳态电路
18、下图的电路是( )。
a、多谐振荡器
b、施密特触发器
c、单稳态电路
d、双稳态电路
19、施密特触发器有( )稳定状态。
a、0
b、1
c、2
d、3
20、单稳态触发器有( )稳定状态。
a、0
b、1
c、2
d、3
21、多谐振荡器有( )稳定状态。
a、0
b、1
c、2
d、3
22、脉冲波形的获取，通常可以用两种方法，分别是_________和信号产生电路。
23、数字电路中只有一个稳态和一个暂稳态的电路是_________触发器。
24、单稳态触发器分为积分型和_________两种电路形式。
25、单稳触发器的暂稳态不能长久保存，经过一段时间后电路会自动返回到_________。
26、单稳触发器的暂稳态时间长短仅仅取决于_________电路的参数值。
27、集成单稳态触发器分为可重复触发和_________两种。
28、多谐振荡器是一种自激震荡电路，没有输入，多用于脉冲_________电路。
29、常用于脉冲产生于整形的电路中，没有稳态的是_________。
30、石英晶体振荡器具有频率稳定度高的特点，通常作为基准_________。
31、要产生4.77mhz的高稳定度时钟信号需要用_________振荡器。
32、脉冲产生与整形电路中，具有两个稳态的电路是_________。
33、施密特触发器属于电平触发电路，适用于缓慢变化的信号，当输入信号达到某一_________时输出电压发生变化。
34、施密特触发器属于_________触发电路，适用于缓慢变化的信号，当输入信号达到某一阀值时输出电压发生变化。
35、对缓慢变化的信号进行整形处理常用_________。
36、施密特触发器的vt =1.6v和vt-=0.4v，则回差为_________。
37、需要将缓慢变化的锯齿波变换成矩形波，通常用_________。
38、555定时器外加电阻和电容等器件可以构成_________、多谐振荡器和施密特触发器。
39、当555定时器的两个输入端都低于阀值电平时，其输出电平为_________。
40、当555定时器的两个输入端都高于相应阀值电平时，其输出电平为_________。
第八章 数模（d/a）和模数（a/d）转换数模（d/a）和模数（a/d）转换1、a/d转换器输出二进制代码位数越多，量化误差（），转换精度（）。
a、越小，越高
b、越大，越高
c、越小，越低
d、越大，越低
2、在10位d/a转换器中，其分辨率是
a、1/10
b、1/1024
c、1/1023
d、1/2
3、12位a/d转换器的分辨率是
a、1/4095
b、1/1024
c、1/1023
d、1/4096
4、5位十进制（bcd编码）d/a转换器的分辨率是
a、1/4
b、1/9999
c、1/99999
d、1/10000
5、在逐次渐近型a/d转换器的组成部分中
a、不包含d/a转换器
b、不包含比较器
c、包含d/a转换器
d、不包含参考电源
6、以下各种adc中，转换速度最慢的是
a、并联比较型
b、逐次逼进型
c、双积分型
d、以上各型速度相同
7、在adc工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是
a、abcd
b、bcda
c、cbad
d、badc
8、在adc工作过程中，不包括的过程是
a、译码
b、采样
c、保持
d、量化
9、常用的d/a转换电路是
a、权电阻d/a转换器
b、t型d/a转换器
c、倒t型d/a转换器
d、开关树型d/a转换器
10、不属于a/d转换器电路组成部分的电路是
a、采样—保持电路
b、量化电路
c、编码电路
d、译码电路
11、在a/d转换器电路中，若输入信号的最大频率为10khz。则采样脉冲的频率至少应大于（）khz
a、5
b、10
c、20
d、30
12、一个倒t网络的10位d/a转换器的最小输出电压为0.01v，则当d＝（1100000100）2时，对应的输出电压为（）v。
a、7.72
b、8.56
c、9.64
d、10.25
13、已知一个3位十进制（bcd编码）d/a转换器的输出阶梯电压v0＝0.01v，则它的最大输出电压为
a、10.0
b、9.99
c、8.0
d、7.0
14、在a/d转换器类型中，转换速度最快的是（）转换器。
a、逐次渐近型
b、双积分型
c、并联型
d、v-f型
15、若一个10位二进制a/d转换器的基准电压vref＝-10.24v，则当输入2.56v时，结果（二进码）为
a、0100000000
b、11000000000
c、1000000000
d、01000000010
16、已知tcp是8位逐次渐近型a/d转换器的输入时钟周期，则完成一次转换需要的时间是（）tcp。
a、8
b、9
c、10
d、11
17、一个八进制d/a转换器的最小电压增量为0.02v，则当输入二进制代码为10010001时，输出电压为（）。
a、1.45v
b、1.54v
c、2.90v
d、2.56v
18、d/a转换电路过程不包含
a、编码
b、量化
c、比较
d、保持
19、某十位d/a转换器的分辨率为0.01v，则当输入数字量为1001011001时的输出电压为
a、4.96v
b、5.37v
c、6.01v
d、7.21v
20、一个12位的d/a转换器，若其输出电压的满刻度值为10v，则其输出电压的最小值为
a、1.44mv
b、2.44mv
c、3.35mv
d、4.28mv
21、数字电压表中使用的a/d转换器为
a、双积分型
b、逐次比较型
c、并行比较型
d、倒t型
22、能把模拟信号转换成数字信号的电路称为_________。
23、衡量模数转换器的重要技术指标是转换精度和_________。
24、某8位ad转换器输入信号最大值为5v，则它能分辨的最小输入信号电压为_________。
25、常用的ad有逐次逼近型和_________型。
26、能把数字信号转换成模拟信号的电路称为_________。
数模（d/a）和模数（a/d）转换1、a/d转换器输出二进制代码位数越多，量化误差（），转换精度（）。
a、越小，越高
b、越大，越高
c、越小，越低
d、越大，越低
2、在10位d/a转换器中，其分辨率是
a、1/10
b、1/1024
c、1/1023
d、1/2
3、12位a/d转换器的分辨率是
a、1/4095
b、1/1024
c、1/1023
d、1/4096
4、5位十进制（bcd编码）d/a转换器的分辨率是
a、1/4
b、1/9999
c、1/99999
d、1/10000
5、在逐次渐近型a/d转换器的组成部分中
a、不包含d/a转换器
b、不包含比较器
c、包含d/a转换器
d、不包含参考电源
6、以下各种adc中，转换速度最慢的是
a、并联比较型
b、逐次逼进型
c、双积分型
d、以上各型速度相同
7、在adc工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是
a、abcd
b、bcda
c、cbad
d、badc
8、在adc工作过程中，不包括的过程是
a、译码
b、采样
c、保持
d、量化
9、常用的d/a转换电路是
a、权电阻d/a转换器
b、t型d/a转换器
c、倒t型d/a转换器
d、开关树型d/a转换器
10、不属于a/d转换器电路组成部分的电路是
a、采样—保持电路
b、量化电路
c、编码电路
d、译码电路
11、在a/d转换器电路中，若输入信号的最大频率为10khz。则采样脉冲的频率至少应大于（）khz。
a、5
b、10
c、20
d、30
12、一个倒t网络的10位d/a转换器的最小输出电压为0.01v，则当d＝（1100000100）2时，对应的输出电压为（）v。
a、7.72
b、8.56
c、9.64
d、10.25
13、已知一个3位十进制（bcd编码）d/a转换器的输出阶梯电压v0＝0.01v，则它的最大输出电压为（）。
a、10.0
b、9.99
c、8.0
d、7.0
14、在a/d转换器类型中，转换速度最快的是（）转换器。
a、逐次渐近型
b、双积分型
c、并联型
d、v-f型
15、若一个10位二进制a/d转换器的基准电压vref＝-10.24v，则当输入2.56v时，结果（二进码）为（）。
a、0100000000
b、11000000000
c、1000000000
d、01000000010
16、已知tcp是8位逐次渐近型a/d转换器的输入时钟周期，则完成一次转换需要的时间是（）tcp。
a、8
b、9
c、10
d、11
17、一个八进制d/a转换器的最小电压增量为0.02v，则当输入二进制代码为10010001时，输出电压为（）。
a、1.45v
b、1.54v
c、2.90v
d、2.56v
18、d/a转换电路过程不包含
a、编码
b、量化
c、比较
d、保持
19、某十位d/a转换器的分辨率为0.01v，则当输入数字量为1001011001时的输出电压为（）。
a、4.96v
b、5.37v
c、6.01v
d、7.21v
20、一个12位的d/a转换器，若其输出电压的满刻度值为10v，则其输出电压的最小值为（）。
a、1.44mv
b、2.44mv
c、3.35mv
d、4.28mv
21、数字电压表中使用的a/d转换器为（）。
a、双积分型
b、逐次比较型
c、并行比较型
d、倒t型
22、能把模拟信号转换成数字信号的电路称为_________。
23、能把数字信号转换成模拟信号的电路称为_________。
24、衡量模数转换器的重要技术指标是转换精度和_________。
25、衡量模数转换器的重要技术指标是_________和转换速度。
26、n位da转换器有个_________个模拟量输出值。
27、某8位ad转换器输入信号最大值为5v，则它能分辨的最小输入信号电压为_________。
28、常用的ad有逐次逼近型和_________型。
猜你喜欢
- 2022-12-05 20:10
- 2022-12-05 20:09
- 2022-12-05 19:48
- 2022-12-05 19:25
- 2022-12-05 19:24
- 2022-12-05 18:51
- 2022-12-05 18:49
- 2022-12-05 18:41
- 2022-12-05 18:36
- 2022-12-05 18:17