第1章 逻辑代数基础第一章 单元测验1、逻辑函数f=ab bc的最小项表达式为（ ）。
a、f=m2 m3 m6
b、f=m2 m3 m7
c、f=m3 m6 m7
d、f=m3 m4 m7
2、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ）
a、m1与m3
b、m4与m6
c、m5 与m13
d、m2 与m8
3、l=ab c 的对偶式为：（ ）
a、a bc
b、（ a b ）c
c、a b c
d、abc
第一章 逻辑代数基础单元作业1、【习题1.1】 将下列十进制数转换为二进制数（选做小题4、5、6）。 (1)31 ⑵ 40 ⑶ 69 ⑷ 123 ⑸ 200 ⑹ 254
2、【习题1.2】 计算下列用补码表示的二进制数的代数和，如果和为负数，请求出负数的绝对值（选做小题6、8）。 (1)01001011 11001011 (2)00111110 11011111 (3)00011110 11001110 (4)00110111 10110101 (5)11000010 00100001 (6)00110010 11100010 (7)11011111 11000010 (8)11100010 11001110
3、【习题1.3】 给出“与非”门、“或非”门及“异或”门逻辑符号如图1.1（a）所示，若a、b的波形如图1.1（b），画出f1、f2、f3波形图。
4、【习题1.4】 求下列函数的反函数（选做小题1、3即可）。
5、【习题1.5】 写出下列函数的对偶式（选做小题2、4即可）。
6、【习题1.6】 证明函数为自对偶函数。
7、【习题1.7】 用布尔代数的基本公式和规则证明下列等式（选做小题3、5、9、11、12即可）。
8、【习题1.8】 用公式将下列逻辑函数化简为最简 “与或”式（选做2、4、6、8小题）。
9、【习题1.9】 图1.3为由 “与非”门组成的电路，输入a、b的波形如图所示，试画出f的波形。
10、【习题1.10】
11、【习题1.11】 用卡诺图将下列函数化为最简“与或”式（选做小题2、4、5即可）。
12、【习题1.12】 用卡诺图将下列函数化为最简“与或”式（选做小题1、3、5即可）。
13、【习题1.13】 将下列具有无关最小项的函数化为最简“与或”式（选做小题2、4即可）。
14、【习题1.14】 用卡诺图化简下列带有约束条件的逻辑函数。 （1） p1 (a,b,c,d)= 卡诺图如图1.10（a）所示。 （2）p2(a,b,c,d)= 卡诺图如图1.10（b）所示。
15、【习题1.15】 画出用与非门和反相器实现下列函数的逻辑图。
第一章 逻辑代数基础单元作业（补交）1、【习题1.1】 将下列十进制数转换为二进制数（选做小题4、5、6）。 (1)31 ⑵ 40 ⑶ 69 ⑷ 123 ⑸ 200 ⑹ 254
2、【习题1.2】 计算下列用补码表示的二进制数的代数和，如果和为负数，请求出负数的绝对值（选做小题6、8）。 (1)01001011 11001011 (2)00111110 11011111 (3)00011110 11001110 (4)00110111 10110101 (5)11000010 00100001 (6)00110010 11100010 (7)11011111 11000010 (8)11100010 11001110
3、【习题1.3】 给出“与非”门、“或非”门及“异或”门逻辑符号如图1.1（a）所示，若a、b的波形如图1.1（b），画出f1、f2、f3波形图。
4、【习题1.4】 求下列函数的反函数（选做小题1、3即可）。
5、【习题1.5】 写出下列函数的对偶式（选做小题2、4即可）。
6、【习题1.6】 证明函数为自对偶函数。
7、【习题1.7】 用布尔代数的基本公式和规则证明下列等式（选做小题3、5、9、11、12即可）。
8、【习题1.8】 用公式将下列逻辑函数化简为最简 “与或”式（选做2、4、6、8小题）。
9、【习题1.9】 图1.3为由 “与非”门组成的电路，输入a、b的波形如图所示，试画出f的波形。
10、【习题1.10】
11、【习题1.11】 用卡诺图将下列函数化为最简“与或”式（选做小题2、4、5即可）。
12、【习题1.12】 用卡诺图将下列函数化为最简“与或”式（选做小题1、3、5即可）。
13、【习题1.13】 将下列具有无关最小项的函数化为最简“与或”式（选做小题2、4即可）。
14、【习题1.14】 用卡诺图化简下列带有约束条件的逻辑函数。 （1） p1 (a,b,c,d)= 卡诺图如图1.10（a）所示。 （2）p2(a,b,c,d)= 卡诺图如图1.10（b）所示。
15、【习题1.15】 画出用与非门和反相器实现下列函数的逻辑图。
第2章 门电路第二章单元测验1、三输入端ttl与非门如图所示，图中a点的电位为 ，f点的电位为 。
a、0v，0.3v
b、0.3v，3.6v
c、0v，3.6v
d、0.3v，0.3v
2、如图所示的五种ttl电路中，输出为高电平的是y（ ），请将y的序号填入括号中。其中vil为在输入端加低电平，vih为在输入端加高电平。
a、y1
b、y2
c、y3
d、y4
3、集电极开路门（oc门）在使用时需在 之间接一电阻.
a、输出与地
b、输出与输入
c、输出与电源
d、电源与地
4、
a、0.3v，3.6v
b、0v，3.6v
c、3.6v、3.6v
d、3.6v，0.3v
第二章 单元作业1、下图中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平uoh= ；输出低电平uol= ；输入短路电流iis= ；高电平输入漏电流iih= ；开门电平uon= ；关门电平uoff= ；低电平噪声容限unl= ；高电平噪声容限unh= ；最大灌电流iolmax= ；扇出系数n= 。（每空2分）
2、由ttl门组成的电路如图所示，已知它们的输入低电平电流为iiｌ＝－1ma，高电平输入漏电流iih＝40μa。试问：当a=b=1时，g1的 电流（拉，灌）为 ；a=0时，g1的 电流（拉，灌）为 。（每空1分）
3、试说明在下列情况下，用万用表测量下图的b端和c端得到的电压各是多少？ （1）a端悬空； （2）a端接低电平； （3）a端接高电平； （4）a端接地； （5）a端经10kω电阻接地。
4、若把上题中的与非门改成ttl或非门，试问在上述五种情况下b端和c端测得到的电压各是多少？
5、由ttl与非门组成电路如下图所示。要求gm输出的高电平vohmin=3.2v，低电平volmax=0.4v。与非门的输入电流为iilmax=-1.6ma，iihmax=40μa。vol≤0.4v时输出电流iol≤16ma，voh≥3.2v时输出电流|ioh|≤0.4ma。gm的输出电阻可忽略不计。试问门gm能驱动多少个同样的与非门？
6、如图所示电路中，g1、g2、g3是74ls系列的oc门，输出高电平时漏电流iohmax=100μa，其输出低电平电流iolmax=8ma；g4、g5、g6是74ls系列的与非门，其输入电流iilmax=400μa，iihmax=20μa。要求oc门输出高、低电平应满足uohmin=3v，uolmax=0.4v，试计算上拉电阻rl的取值范围。
7、
8、
9、如下图 所示门电路，试写出输出函数y的逻辑表达式。
10、cmos传输门tg和ttl与非门g组成电路如下图所示。写出c=0和c=1时电路输出y的表达式。
11、已知传输门tg1、tg2的输入信号a、b和控制信号c的波形如下图所示，试画出输出信号y的波形。
12、下图中门1、2、3均为ttl门电路，平均延迟时间为20ns，画出uo的波形。
第3章 组合数字电路第三章单元测验1、半加器和的输出端与输入端的逻辑关系是 （ ）
a、与非
b、或非
c、与或非
d、异或
2、不考虑控制信号，74ls148编码器有（ ）。
a、三个输入端，三个输出端
b、八个输入端，八个输出端
c、三个输入端，八个输出端
d、八个输入端，三个输出端
3、
a、00100000
b、11011111
c、11110111
d、00000100
第三章的单元作业1、【习题3.1】 分析图3.1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
2、【习题3.2】 逻辑电路如图3.2所示： ⑴写出s、c、p、l的函数表达式； ⑵当取s和c作为电路的输出时，此电路的逻辑功能是什么？
3、【习题3.3】 设a、b、c为某保密锁的三个按钮，当无按钮按下或a单独按下时，锁既不打开也不报警；只有当a、b、c或a、b或a、c分别同时按下时，锁才能被打开；其他状态时，将发出报警信息。试写出真值表和表达式，并用基本门电路实现保密锁的逻辑电路。
4、【习题3.4】某水仓装有大小两台水泵排水，如图3.5所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在h以上时，大小水泵同时开动；水位在h、m之间时,只开大泵；水位在m、l之间时，只开小泵；水位在l以下时,停止排水。请列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用。
5、【习题3.5】设计一组合数字电路，输入为四位二进制码b3b2b1b0，当b3b2b1b0是bcd8421码时输出y=1；否则y=0。列出真值表，写出与或非型表达式，用集电极开路门实现。
6、【习题3.6】设计一个将4位二进制数转换成格雷码的转换电路。列出表达式，并用“异或”门实现。
7、【习题3.7】 图3.9为由三个全加器构成的电路试写出其输出f1、f2、f3、f4的表达式。
8、【习题3.8】图3.10为由集成四位全加器74ls283和或非门构成的电路，已知输入dcba为bcd8421码，写出b2、 b1的表达式，并列表说明输出d’c’b’a’为何种编码？
9、【习题3.9】试用4位全加器74ls283和二输入与非门实现bcd8421码到bcd5421码的转换。
10、【习题3.10】 用一片74ls283将余3码转换成8421bcd码。
11、【习题3.11】 试用74ls283设计一个加/减法器（加/减运算电路），控制信号m=0时进行加法运算，m=1时进行减法运算。
12、【习题3.12】图3.14是由3线/8线译码器74ls138和与非门构成的电路，试写出p1和p2的表达式，列出真值表，说明其逻辑功能。
13、【习题3.13】 试用最小项译码器74ls138和和一片74ls00实现逻辑函数：
14、【习题3.14】有一数字电压表，其测量的数据范围为0~300.00v（小数点后有两位有效数字），用七段码显示测量结果，要求测量结果中整数部分个位的0需显示，个位前面不是有效数字的0不显示，小数部分的0需显示。试用74ls48实现七段码显示的驱动电路。
15、【习题3.15】图3.17是由八选一数据选择器构成的电路，试写出当g1g0为各种不同的取值时输出y的表达式。
16、【习题3.16】 用8选1数据选择器实现下列函数：
17、【习题3.17】 设计用3个开关控制一个电灯的电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。 （1）写出真值表与表达式； （2）用基本门电路实现其逻辑电路； （3）用最小项译码器74ls138实现； （4）用八选一数据选择器74ls151实现。
18、【习题3.18】仿照全加器设计一个全减器，被减数a，减数b，低位来的借位j0，差为d，向上一位的借位为j。要求： (1)列出真值表，写出d、j的表达式； (2)仿全加器，用二输入与非门实现； (3)用最小项译码器74ls138实现； (4)用双四选一数据选择器实现。
19、【习题3.19】 试用8线-3线编码器74ls148实现16位输入的优先编码。
20、【习题3.20】用8线-3线编码器74ls148和适当的门电路构成的逻辑电路如图3.27，试分析其功能。
21、【习题3.21】分析图3.28(a)所示电路,写出l，q，g的表达式，列出真值表，说明它完成什么逻辑功能；用图3.28(a)所示电路与集成四位数码比较器（如图3.28(b)所示）构成一个五位数码比较器。
22、【习题3.22】分析图3.29所示电路中，当a、b、c、d只有一个改变状态时，是否存在竞争冒险现象？如果存在，都发生在其他变量为何种取值的情况下？
第4章 触发器和定时器第四章 单元测验1、设计一个24进制计数器需要（ ）个触发器。
a、8
b、5
c、13
d、4
2、t触发器中，当t=1时，触发器实现（ ）功能。
a、置1
b、置0
c、计数
d、保持
3、一个 jk 触发器有( )个稳态。
a、4
b、3
c、2
d、1
4、若将一个正弦波电压信号转换成同一频率的矩形波，应采用（ ）电路。
a、单稳态触发器
b、多谐振荡电路
c、施密特触发器
d、分频电路
第四章单元作业1、图(a)是由与非门构成的基本rs触发器，试画出在图(b)所示输入信号的作用下的输出波形。 （a）逻辑图 （b）波形图
2、由cmos门构成的电路如图（a）所示，请问： ⑴分别写出c=0 、c=1时，输出端q的表达式。 ⑵当c=0 、c=1时该电路分别属于组合电路还是时序电路？ ⑶画出在图（b）所示输入波形作用下，输出q的波形。 （a）逻辑图 （b）波形图
3、按下图所示的输入波形，分别画出正电位和正边沿两种触发方式d触发器的输出波形。
4、分析图（a）所示电路，列出特征表，写出特征方程，说明其逻辑功能，并画出在图（b）所示cp和d信号作用下的电路输出q的波形。(q的初始状态为“0”）
5、时序逻辑电路如图(a)所示，触发器为维持阻塞型d触发器，初态均为“0” (1) 画出在图(b)所示cp作用下的输出q1 q2和z的波形； (2) 分析z与cp的关系。
6、在下图所示电路中，f1为d锁存器，f2 和f3为边沿d触发器，试根据cp和x的信号波形，画出y1、y2和y3的波形（f1、f2和f3的初始状态均为0）。
7、根据下图所示电路，若忽略门及触发器的传输延迟时间，画出在cp和x信号作用下所对应的q1及q2的波形（设q1、q2的初始状态为0）。
8、已知电路cp 及 a的波形如图(a)和(b)所示，设触发器的初态为“0”，试画出输出端b和c的波形。
9、逻辑电路如下图所示，已知cp和x的波形，试画出q1和q2的波形。设触发器的初始状态为0。
10、试画出下图所示电路在图(b)所示输入信号cp和x作用下的输出q1、q2和z的波形（q1、q2的初态为“0”）。
11、试画出下图所示电路在连续3个cp周期信号作用下，q1、q2端的输出波形（设各触发器的初始状态为0）。
12、试写出图(a)中各ttl触发器输出的次态函数( qn 1 )，并画出在图( b )所示cp波形作用下的输出波形。（各触发器的初态均为“0”）
13、
14、求下图（a）所示各触发器输出端q的表达式，并根据图（b）所示cp、a、b、c的波形画出q1和q2的波形。设各触发器的初态为0。
15、在下图所示电路中，ff1和ff2均为负边沿型触发器，试根据cp和x信号波形，画出q1、q2的波形（设ff1、ff2的初始状态为0）。
16、电路如图（a）所示，r、s和cp波形如图（b）所示，试分别画出q1~q4的波形。(设各触发器的初态为0态)
17、今有两个ttl j-k触发器，一个是主从触发方式，另一个是下降边沿触发，已知两者的输入波形均如下图所示，试分别画出两个触发器的输出波形。(初始状态均为“0”)
18、分别按下图（a）和（b）所示jk触发器的输入波形，试画出主从触发器及负边沿jk触发器的输出波形。
19、请用一个与门和一个d触发器构成一个t触发器。
20、根据特性方程，外加与非门将d触发器转换为jk触发器；若反过来将jk触发器转换为d触发器，当如何实现？
21、下图（a）为由555定时器和d触发器构成的电路，请问： (1) 555定时器构成的是那种脉冲电路？ (2) 在图（b）中画出uc，u01，u02的波形； (3) 计算u01和u02的频率。 (4) 如果在555定时器的第5脚接入4v的电压源，则u01的频率将变为多少？
22、图（a）是由555定时器构成的单稳态触发电路，请问： (1) 简要说明其工作原理； (2) 计算暂稳态维持时间tw。 (3) 画出在图（b）所示输入ui作用下的uc和uo的波形。 (4) 若ui的低电平维持时间为15ms，要求暂稳态维持时间tw不变，应采取什么措施？
23、由555定时器构成的施密特触发器如下图（a）所示。 (1) 在图（b）中画出该电路的电压传输特性曲线； (2) 如果输入ui为图（c）的波形；所示信号，对应画出输出uo的波形； (3) 为使电路能识别出ui中的第二个尖峰，应采取什么措施？
24、下图为由两个555定时器接成的延时报警器，当开关s断开后，经过一定的延迟时间td后扬声器开始发出声音，如果在迟延时间内闭合开关，扬声器停止发声。在图中给定的参数下，计算延迟时间td和扬声器发出声音的频率。
第5章 时序数字电路第五章 单元测验1、指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。
a、jk触发器
b、3/8线译码器
c、移位寄存器
d、十进制计数器
2、属于时序逻辑电路的部件是（ ）。
a、编码器
b、加法器
c、数据选择器
d、计数器
3、8位移位寄存器，串行输入时经 （ ）个触发脉冲后，8位数码全部移入寄存器中。
a、8
b、4
c、2
d、1
第五章单元作业1、【习题5.1】分析图5.1所示电路的逻辑功能。写出电路的激励方程、状态方程、输出方程，并画出状态转换图和时序图。
2、【习题5.2】分析图5.2所示时序电路的功能，并作出它的状态表和状态转换图，其起始状态q1q2q3=000。
3、【习题5.3】分析图5.3所示时序电路的逻辑功能。要求列出状态表，画出状态图，并说明它是同步计数器还是异步计数器，是几进制计数器，是加法还是减法计数器，能否自启动。
4、【习题5.4】 同步时序电路如图5.4所示。图中x为输入量，z为输出量。分析电路功能，并画出电路状态转换图。
5、【习题5.5】分析图5.5所示异步时序逻辑电路的逻辑功能。
6、【习题5.6】异步时序电路如图5.6（a）所示，试画出在图（b）时钟脉冲cp作用下，q0、q1、q2和z端的波形（设各触发器的初态为0）。
7、【习题5.7】按照规定的状态分配，分别写出采用d触发器、jk触发器来实现状态表5.1所示的时序逻辑电路。
8、【习题5.8】试用j-k触发器设计一个同步余3循环码十进制减法计数器，状态转换图如图5.7所示。用j-k触发器实现此电路，并检查所设计电路的自启动情况。
9、【习题5.9】试用下降沿触发的jk触发器和适当的门电路，实现图5.8所示输出z1和z2波形的电路。
10、【5.10】用jk触发器设计“1011”序列检测器。要求写出：（1）状态图；（2）状态表；（3）激励方程；（4）逻辑电路图。
11、【习题5.11】用上升沿d触发器设计一个具有如下功能的电路（如图5.9所示）。 （1）开关s处于位置1（即x=0）时，输出zw=00；（2）当开关s掷到2（即x=1）时，电路要产生完整的系列输出，即zw：00→01→11→10（开始s在位置1）；（3）如果完整的系列输出后，s仍在位置2，则zw一直保持10状态，只有当s回到位置1时，zw才重新回到00。要求： （1）画出最简状态图；（2）列出状态表；（3）给定状态分配；（4）写出状态方程及输出方程；（5）画出逻辑图。
12、【习题5.12】设计一个彩灯控制逻辑电路。r、y、g分别表示红、黄、绿三个不同颜色的彩灯。当控制信号a=0时，要求三个灯的状态按图5.10（a）的状态循环变化；而a=1时，要求三个灯的状态按图5.10（b）的状态循环变化。图中涂黑的圆圈表示灯点亮，空白的圆圈表示灯熄灭。
13、【习题5.13】图5.11所示是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。
14、【习题5.14】试分析图5.12所示的计数器在m=1和m=0是各是几进制。
15、【习题5.15】分析图5.13所示（a）和（b）电路，说明是多少进制的计数器。
16、【习题5.16】使用74ls160芯片接成计数长度为m=7的计数器。要求分别用端复位法、端置最大数法和直接清零复位法来实现，画出相应的接线图。
17、【习题5.17】用74160芯片设计一个三百六十五进制计数器，要求各片间为10进制关系，允许附加必要的门电路。
18、【习题5.18】分析图5.14所示由74ls161构成的电路。 (1) 画出完整的状态转换图； (2) 画出qd相对于cp的波形，说明是几分频，qd的占空比是多少。
19、【习题5.19】使用74ls161芯片接成计数长度为m=13的计数器。要求分别用端复位法、端置最大数法和直接清零复位法来实现，画出相应的接线图。
20、【习题5.20】试用两片74ls161组成模为90的计数器，要求两片间采用异步串级法，并工作可靠。
21、【习题5.21】同步可预置数的可加/减4位二进制计数器74ls191芯片组成图5.15所示电路。分析各电路的计数长度m为多少？画出相应的状态转换图。
22、【习题5.22】分析图5.16所示电路的工作过程
23、【习题5.23】分析图5.17所示各电路，分别指出它们各是几进制计数器。
24、【习题5.24】试用vhdl语言设计一个24进制同步计数器。
第6章 存储器及大规模集成电路第六章 单元测验1、随机存取存储器具有( )功能。
a、可读/写
b、不可读/写
c、.只读
d、只写
2、下图是用4×4位的rom实现的逻辑函数（a1为高位），表达式为的是（ ）。
a、d0
b、d1
c、d2
d、d3
第六章单元作业1、填空： (1)半导体存储器按功能分有 和 两种。 ⑵ 动态存储单元是利用 存储信息的，为不丢失信息它必须 。 ⑶rom主要由 和 两部分组成。按照工作方式的不同进行分类，rom可分为 、 和 三种。 ⑷某eprom有8位数据线，13位地址线，则其存储容量为 。 ⑸在系统可编程逻辑器件简称为 器件，这种器件在系统工作时 （可以、不可以）对器件的内容进行重构。 ⑹对isplsi器件进行编程时 （需要、不需要）专门的编程器，对gal器件进行编程时 （需要、不需要）专门的编程器。 ⑺对gal器件和isplsi器件进行编程时可以选用下列那几种输入方式： a)原理图方式； b)abel-hdl语言； c)vhdl语言； d)原理图与abel语言混合输入方式； e)fm输入方式。
2、下图是16×4位rom，a3、a2、a1、a0为地址输入，d3、d2、d1、d0为数据输出，试分别写出d3，d2，d1和d0的逻辑表达式。
3、用16×4位rom作成两个两位二进制数相乘（a1a0×b1b0）的运算器，列出真值表，画出存储矩阵的结点图。
4、由一个三位二进制加法计数器和一个rom构成的电路如图(a)所示。 ⑴写出输出f1、f2和f3的表达式； ⑵画出cp作用下f1、f2和f3的波形（计数器的初态为”0“）
5、用pla的与或rom实现全加器。
6、用isplsi器件实现一个用于步进电机驱动电路的序列脉冲发生器，步进电机有a b c d e五相绕组，工作时的导通顺序为ab→abc→bc→bcd→cd→cde→de→dea→ea→eab→ab。要求： ⑴ 列出状态转换表，写出状态方程； ⑵ 用abel-hdl或vhdl语言编写程序。
7、试分析下图所示电路的工作原理，画出共阴极七段数码管显示内容。（表6.1中列出的是2716的十六个地位地址单元中所存的数据）。
第7 章 数模与模数转换器第七章 单元测验1、八位d/a转换器的最小电压增量为0.01v,当输入代码为10010001时，输出电压为（ ）v。
a、1.28
b、1.54
c、1.45
d、1.56
2、8位d/a转换器当输入数字量只有最高位为高电平时输出电压为5v，若只有最低位为高电平，则输出电压为 。若输入为10001001，则输出电压为 。
a、20mv， 2.68v
b、40mv， 5.36v
c、40mv， 3.48v
d、20mv， 1.74v
3、已知被转换信号的上限频率为10khz，则a/d转换器的采样频率应高于 。完成一次转换所用时间应小于 。
a、20khz ， 0.5ms
b、10khz ， 0.01ms
c、20khz ， 0.05ms
d、40khz ， 0.025ms
第七章单元作业1、【习题7.1】填空 ⑴8位d/a转换器当输入数字量只有最高位为高电平时输出电压为5v,若只有最低位为高电平，则输出电压为 。若输入为10001000，则输出电压为 。 ⑵a/d转换的一般步骤包括 、 、 和 。 ⑶已知被转换信号的上限频率为10khz，则a/d转换器的采样频率应高于 。完成一次转换所用时间应小于 。 ⑷衡量a/d转换器性能的两个主要指标是 和 。 ⑸就逐次逼近型和双积分型两种a/d转换器而言， 抗干扰能力强； 转换速度快。
2、【习题7.2】图7.1为一个由四位二进制加法计数器，d/a转换器，电压比较器和控制门组成的数字式峰值采样电路。若被检测信号为一个三角波，试说明该电路的工作原理（测量前在端加负脉冲，使计数器清零）。
3、【习题7.3】双积分型a/d转换器如图7.22所示，请简述其工作原理并回答下列问题：
4、【习题7.4】双积分型ad转换器如图7.3所示。试问：
5、【习题7.5】有一个逐次逼近型8位a/d转换器，若时钟频率位250khz。 (1)完成一次转换需要多长时间？ (2)输入ui和d/a转换器的输出uo的波形如图7.4所示，则a/d转换器的输出为多少？
6、【习题7.6】逐次逼近型a/d转换器中的10位d/a转换器的uo.max=12.276v，cp的频率fcp=500khz。 (1)若输入ui=4.32v，则转换后输出状态d=q9q8…q0是什么? (2)完成这次转换所需的时间t为多少?
7、【习题7.7】 试分析图7.5所示电路的工作原理，画出输出电压uo的波形。（表7.4中列出的是2716的十六个地位地址单元中所存的数据）。
期末考试《数字电子技术基础》期末考试卷1、提交项目研究设计论文。
猜你喜欢
- 2022-12-05 21:31
- 2022-12-05 20:42
- 2022-12-05 20:27
- 2022-12-05 20:25
- 2022-12-05 20:21
- 2022-12-05 20:19
- 2022-12-05 20:06
- 2022-12-05 20:04
- 2022-12-05 19:12
- 2022-12-05 19:07