第 1 讲 绪论 第 1 讲 绪论-单元测试 1、现代电子技术的发展，集成电路器件处于（）阶段。
a、分立元器件
b、集成电路
c、大规模集成电路
d、超大规模集成电路
2、现代电子技术的发展，处于（）阶段。
a、理论奠基
b、分立元器件
c、集成电路时代
d、电子管
3、数字信号的高低电平的正确描述（）。
a、分别对应于一段电压范围
b、分别对应于某个电压值
c、高电平是5v
d、低电平是0v
4、集成电路按照集成度分为（）。
a、小规模
b、中规模
c、大规模
d、超大规模
5、现代集成电路的代表芯片有（）。
a、单片机
b、fpga
c、dsp
d、sopc
6、电子技术的应用范围，包括（）等方面。
a、日常生活
b、工农业生产
c、军事与国防
d、航空航天
7、本课程主要内容包括（）。
a、组合逻辑电路
b、时序逻辑电路
c、脉冲的产生与整形
d、fpga
e、hdl
f、数字系统设计方法
8、下列器件，属于数字器件的是（）。
a、门电路
b、存储电路
c、组合电路
d、时序电路
e、fpga
9、模拟信号的特点，体现在（）。
a、不易于传输
b、不易于存储
c、不易于运算
d、功耗高
10、数字信号的特点，体现在（）。
a、抗干扰低
b、易于传输
c、易于存储
d、易于运算
11、在时间上和幅值上都是连续的物理量称为数字信号
12、在时间上和幅值上都是连续的物理量称为模拟信号
13、模拟信号易于传输，不易于存储
14、数字信号易于传输，易于运算
15、数字信号可以用0和1表示
16、数字信号的1比数字信号0大
17、在现代电子技术中，用模数转换器能够实现模拟信号与数字信号相互转换。
18、cpld的英文是（）。
19、fpga的英文是（）。
20、信号是信息的（）。
21、电子电路中的信号，包括模拟信号和（）。
22、电子电路，包括模拟电路和（）。
第 1 讲 绪论-单元作业 1、用你所学知识提出设计一款电子产品的设想，要求： （1）产品应用背景；（2）功能及原理；（3）用产品组成框图与文字加以描述。
2、作为电子工程师进行电子产品设计时要考虑哪些问题？
第2讲 数制变换 2.1 进位计数制随堂测验 1、将一个八进制数写成807.65，对吗？
第2讲 数制转换-单元测试 1、将十进制小数转换为二进制数一般采用（ ）。
a、乘2取整法
b、乘10取整法
c、乘2取余法
d、乘10取余法
2、将十进制数18转换成八进制是（ ）。
a、20
b、22
c、24
d、21
3、任何一位十六进制数最少可以用（ ）二进制数来表示。
a、1
b、2
c、4
d、16
4、用补码表示的有符号二进制数11010对应的十进制数是（ ）。
a、 10
b、-10
c、 6
d、-6
5、将二进制数(11001.11)b转换成十进制数是（ ）
a、25.75
b、19.75
c、25.6
d、20.75
6、将二进制数(110 1101 1010)b转换成十六进制数是（）
a、eb2
b、9ea
c、6da
d、6ca
7、将二进制数(1101.101)b转换成八进制数是( )
a、15.625
b、15.5
c、15.25
d、15.75
8、十进制数 –25的8位二进制补码表示为 (11100111)b，对吗？
9、对于一个带符号的二进制数，其最高位表示符号位，其余部分表示数值位，所以一个用补码表示的4位带符号二进制数 1001表示的是十进制数 –1。对吗？
10、将一个八进制数写成（783.64），对吗？
11、8位无符号二进制数可以表示的最大十进制数为256。对吗？
第2讲 数制转换-单元作业 1、将二进制数转换成十进制、八进制、十六进制。 1110101
2、把十进制数转换成二进制数、八进制和十六进制。 29.5
3、写出下列各数的原码、反码和补码。 -10110
4、已知[n]补=10111，求[n]原
第3讲 码制 第3讲 码制-单元测试 1、十进制数25用8421bcd码表示为（ ）。
a、00100101
b、1001010
c、10000101
d、10101
2、将(01000101.1001)8421bcd转化成余三码的结果为（ ）
a、01000101.1100
b、01001000.1001
c、01111000.1100
d、01001000.1100
3、十进制5的4位循环码为（ ）
a、0101
b、1101
c、1110
d、0111
4、将十进制数69.75转换成二进制数和8421bcd的结果为（）
a、1000110.1100， 01101001. 1100
b、1010011.1101， 1101001. 111101
c、1000101.0011， 01101001.01110101
d、1000101.1100， 01101001.01110101
5、十进制数895.7对应的余3码为（ ）
a、1000 1001 0110.1110
b、1011 1100 1000.1010
c、0001 1001 1010.1110
d、1000 1001 1010.0111
6、符合汉明距离为1的编码是( )。
a、8421bcd码
b、余3码
c、格雷码
d、2421bcd码
7、下列编码中，属bcd编码的是（ ）。
a、8421bcd码
b、余3码
c、格雷码
d、2421bcd码
8、下面属于可靠性编码是( ) 。
a、8421bcd码
b、余3码
c、格雷码
d、奇偶校验码
9、和二进制数(10011)2等值数是( )
a、19
b、(23)8
c、(00011001)8421
d、(01001100)余3码
10、下列编码中，属于有权码的是( )。
a、8421bcd码
b、余3码
c、5421bcd码
d、2421bcd码
11、奇偶校验码只能发现错误，不能纠正错误。
12、余3码不是bcd码
13、有一数码10010101，作为8421bcd码时，它相当于十进制数________。
第3讲 码制-单元作业 1、试用8421码和格雷码分别表示。 (1010110)2
2、将下列余3码转换成十进制数。 （1）011010000011 （2）01000101.1001
3、完成下列代码之间的转换： （1）(1000100100010101.0101)8421=( )10； （2）(1010001110000111)余3=( )8421
4、对于存储在计算机中的一组数为 11001001 判断能否表示为以下bcd码？如果能，表示的十进制数的数值为多少？ （1）8421bcd （2）5421bcd （3）2421bcd （4）余3码
第 6 讲 逻辑函数的卡诺图化简 6.1 最小项与最小项表达式随堂测验 1、逻辑函数的最小项表达式为（ ）
a、f=σm（0、2、5、7）
b、
c、f=σm（1、3、6）
d、f=σm（0、1、2、6、7）
2、一个三变量逻辑函数，下列（ ）是其最小项之一 a. abc b.a bc c. ab c d.a b c
a、abc
b、a bc
c、ab c
d、a b c
3、一个逻辑函数的表达式不是唯一的，但其最小项表达式是唯一的。
4、对于任意一个最小项，只有一组与之相对应的变量取值组合，使其值为1
5、任意两个不同的最小项之积必为0
6、n变量的每一个最小项都有n个相邻项。
7、最小项表达式又称为标准与或式
8、最小项编号与变量的顺序无关（ ）
9、函数f（a,b,c)=σm（0,2,4,6)在输入（ ）取值时，使f=0
10、（）个变量有个最小项。
6.2 逻辑函数的卡诺图随堂测验 1、卡诺图中具有逻辑相邻性的方格有（ ）
a、位置相接
b、位置相对
c、位置相重
d、以上都不对
2、通常逻辑函数的表示方法有（ ）
a、真值表
b、表达式
c、逻辑图
d、卡诺图
3、逻辑函数f＝ab＋ac＋bc的卡诺图表示正确的是（ ）
a、
b、
c、
d、
4、逻辑函数表达式中的最小项与卡诺图中的方格是一一对应的关系( )
5、逻辑相邻的最小项可以消去互补变量
6、逻辑函数的卡诺图表示是唯一的。
7、卡诺图的每个小方格代表逻辑函数的一个（ ）
8、卡诺图中变量的取值必须按（ ）排列
9、一个逻辑函数有3个变量，则卡诺图的小方格数为（ ）个
10、下面卡诺图对应的逻辑函数是（ ）(用最小项编号表示）
6.3 卡诺图化简随堂测验 1、在四变量卡诺图中，逻辑上不相邻的一组最小项为（）
a、m9,m11
b、m4,m6
c、m0,m10
d、m5,m13
2、逻辑函数,写成最小项之和的形式应f(a,b,c)=( )
a、σm（1,2,3,7）
b、σm（1,2,4,6）
c、σm（1,2,4,7）
d、σm（1,2,4）
3、卡诺图如图所示（φ为无关项），化简函数的最简与或表达式为（ ）
a、
b、
c、
d、
4、逻辑函数f(a,b,c)=σm（3,5,6,7）,化简为最简与或表达式为（ ）
a、a b
b、bc ac
c、c ab
d、ab ac bc
5、下列各式中，哪个是三变量 a、b、c 的最小项
a、a b c
b、ab
c、abc
d、a bc
6、卡诺图包围圈的规则
a、能大则大
b、能少则少
c、重复有新
d、一个不漏
7、任意n个卡诺图中的方格可以画成一个包围圈
8、画包围圈只能包围卡诺图中的方格1
9、逻辑函数的最小项表达式与逻辑函数的真值表具有一一对应关系
第 6 讲 逻辑函数的卡诺图化简--单元测验 1、不是最小项abcd的逻辑相邻项是（ ）
a、
b、
c、
d、
2、标准与或表达式式由( )构成的。
a、最小项相或
b、最大项相与
c、与项相或
d、或项相与
3、4变量逻辑函数的卡诺图中，有（ ）个方格与相邻
a、1
b、2
c、3
d、4
4、若逻辑函数f(a,b,c)=∑m(2,3,5,7),g(a,b,c)=∑m(0,2,5,6),则f和g相与的结果是（ ）
a、ab
b、1
c、
d、0
5、当时，同一逻辑函数的两个最小项（ ）。
a、
b、
c、1
d、0
6、在所示的卡诺图中，化简后的逻辑函数是（ ）
a、ab bc ac
b、
c、
d、
7、用卡诺图化简逻辑函数，化简的最后表达式是唯一的。
8、n个变量的最小项应包含全部n个变量的乘积项，在乘积项中每个变量只能以原变量的形式出现一次。
9、发最简与或式的标准是：与或式中，与项的数目最少，每一与项中的变量数最少
10、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
第 6 讲 逻辑函数的卡诺图化简--单元作业 1、将下列函数展为最小项之和
2、用卡诺图将下列函数化为最简”与或”表达式 f(a,b,c)=∑m(0,1,2,4,5,7)
3、用卡诺图将下列函数化为最简”与或”表达式 f(a,b,c,d)=∑m(0,2,3,5,7,8,10,11) ∑d(14,15)
4、用卡诺图将下列函数化为最简”与或”表达式 f(a,b,c,d)=∑m(0,1,2,5,6,7,8,9,13,14)
第 4 讲 逻辑代数基本运算规则 4.1 逻辑代数中的逻辑运算随堂测验 1、下面不属于基本逻辑运算的是（ ）
a、与运算
b、或运算
c、非运算
d、与或非运算
2、
a、
b、
c、
d、
3、
a、
b、
c、
d、
4、
a、
b、
c、
d、
5、
a、
b、
c、
d、
6、相同为“0”不同为“1”它的逻辑关系是（）
a、或逻辑
b、与逻辑
c、异或逻辑
d、同或逻辑
7、逻辑变量的取值，1比0大。（ ）
8、
9、
10、51个“1”连续进行异或运算，其结果是() 。
4.2 逻辑函数的描述方法随堂测验 1、逻辑函数常用的表示方法有()
4.3 逻辑代数的基本公式随堂测验 1、下列逻辑表达式中，正确的是（ ）
a、
b、
c、
d、
2、使与或非式一定为0的变量取值组合为（）
a、a＝0,bc＝1
b、bc＝1,d＝1
c、c＝1,d＝0
d、b＝1,c＝1
3、若a=b，则ab=a ( )
4、若a b=a c，则b=c ( )
5、若a=b，则ac=bc
4.4 逻辑代数的基本规则随堂测验 1、的对偶式是（）
a、
b、
c、
d、
2、的反函数表达式是（）
a、
b、
c、
d、
3、的反函数表达式是（）
a、
b、
c、
d、
4、的对偶式是（）
a、
b、
c、
d、
5、逻辑等式三个规则分别是（）（）（）
第 4 讲 逻辑代数基本运算规则--单元测验 1、下列不属于基本逻辑关系是（）
a、与逻辑
b、或逻辑
c、非逻辑
d、异或逻辑
2、逻辑函数的变量不可以表示（）
a、电压的高与低状态
b、真与美
c、开关的导通与断开
d、男与女
3、描述逻辑函数关系的形式有（）
a、表达式
b、逻辑图
c、真值表
d、波形图
4、与相等的有（）
a、
b、
c、
d、
5、与逻辑、或逻辑、非逻辑是基本的逻辑关系
6、与或非、与非、异或非是复合逻辑关系
7、
8、复合逻辑关系包括与或非·、与非·、或非、非等逻辑关系
9、
10、
第 4 讲 逻辑代数基本运算规则--单元作业 1、利用反演规则、对偶规则写出的反函数、对偶函数。
2、已知函数,试分别用真值表、卡诺图、逻辑图（基本逻辑门）表示。
第 5 讲 逻辑函数的代数法化简 5.2 逻辑函数的代数化简随堂测验 1、y （a，b，c）=∑m（0，1，2，3）逻辑函数的化简式是（ ）
a、
b、
c、
d、
2、已知逻辑函数,与其相等的函数为（）
a、
b、
c、
d、
第 5 讲 逻辑函数的代数法化简--单元测验 1、代数法化简逻辑函数的表达式，通常是（）
a、与或式
b、与或非
c、与非
d、或与非
2、代数法化简
a、
b、
c、
d、
3、化简逻辑函数
a、
b、
c、
d、
4、化简函数
a、
b、
c、
d、
5、证明两个逻辑函数相等的方法（）
a、通过分别计算两个逻辑函数真值表相同的方法；
b、通过分别化出两个函数的最简式相同来判断
c、通过分别画出两个逻辑函数的逻辑图相同来判断
d、在输入变量全部组合顺序相同的情况下，通过分别画出两个输出波形的输出值相同来判断
6、函数的基本表达形式是（）
a、与或式
b、与非-与非式
c、或与式
d、或非-或非式
7、逻辑函数的与或式一定是最简式
8、逻辑函数的最简式一定是与或式
9、逻辑函数的基本表达形式是与或式、或与式。
10、
11、
第 5 讲 逻辑函数的代数法化简--单元作业 1、将逻辑函数分别变换成与或式、与非-与非式、与或非式、或与式、或非-或非式
2、将化为最简的与或式
第 9 讲 mos集成门电路 9.1 cmos反相器电路及其特性随堂测验 1、cmos反相器电路是由（）各一个器件构成的
a、增强型pmos工作管和耗尽型nmos负载管
b、增强型nmos管和耗尽型pmos管
c、增强型nmos工作管和增强型pmos负载管
d、增强型pmos管和耗尽型nmos管
2、cmos反相器比ttl非门低功耗
9.2 其他典型cmos集成门电路随堂测验 1、对cmos与非门电路，其多余输入端正确处理方法是（）
a、通过大电阻接地
b、通过小电阻接地
c、悬空
d、通过电阻接vcc
2、cmos集成门多余输入端可以悬空
9.3 ttl电路与cmos电路的接口随堂测验 1、ttl电路与cmos电路相连，需要考虑（）。
a、电平匹配
b、电流匹配
c、电阻匹配
d、功率匹配
2、ttl电路驱动cmos电路，可以采用（）。
a、外加上拉电阻
b、晶体三极管驱动
c、外加下拉电阻
d、二极管驱动
9.4 门电路使用注意事项随堂测验 1、cmos电路多余输入端悬空相当于输入高电平
2、ttl电路多余输入端悬空相当于输入高电平
3、ttl电路多余输入端可以悬空
第 9 讲 mos集成门电路--单元测试 1、集成cmos与非门多余输入端可以接（）。
a、电源正端
b、电源地
c、通过电阻接地
d、悬空
2、cmos电路的电源电压范围较大，大约在（ ）。
a、－5v~＋5v
b、3~18v
c、5~15v
d、＋5v
3、cmos集成电路包含（）管。
a、pmos
b、mos
c、ttl
d、nmos
4、cmos集成电路与ttl集成电路相比，具有（）优点。
a、工作电压范围宽
b、功耗低
c、带负载能力强
d、速度快
e、抗干扰能力强
5、集成cmos或非门电路多余输入端应该（）。
a、低电平
b、高电平
c、通过1k电阻接地
d、通过1k电阻接电源正
6、ttl和cmos两种集成电路与非门，其闲置输入端都可以悬空处理
7、cmos电路的带负载能力和抗干扰能力均比ttl电路强
8、集成cmos电路的多余输入端可以悬空，相当于接高电平。
9、集成cmos与门电路多余输入端应该接（）电平。
10、cmos集成电路与ttl集成电路相比，最突出的优点是（）。
第 9 讲 mos集成门电路--单元作业 1、如图 所示cmos电路，已知各输入波形a、b、c如图(b)所示，r=10kw，请画出f端的波形。
2、由cmos传输门和反相器构成的电路如图所示，试画出在图(b)波形作用下的输出uo的波形（ui1=10v ui2=5v）。
第 7 讲 逻辑门基础 7.1 门电路概述随堂测验 1、门电路是组合逻辑的单元电路
2、逻辑1对应于高电平，对应于5v，逻辑0对应于低电平，对应于0v
3、正逻辑就是用逻辑1表示高电平，逻辑0表示低电平
7.2 半导体器件的开关特性随堂测验 1、二极管的具有单向导电性
2、三极管有饱和、截止、放大三个工作区
7.3 分立元件门电路随堂测验 1、基本逻辑门电路包括（）。
a、与门
b、或门
c、非门
d、异或门
2、复合逻辑门电路包括（）。
a、与非
b、或非
c、异或
d、或门
3、逻辑门电路是数字系统的最小单元电路
第 7 讲 逻辑门基础--单元测试 1、具有“有1出0、全0出1”功能的逻辑门是（）。
a、与非门
b、或非门
c、异或门
d、同或门
2、具有“有0出1、全1出0”功能的逻辑门电路是（ ）。
a、或非门
b、与非门
c、与门
d、或门
3、一个四输入的与非门，使其输出为0的输入变量取值组合有（ ）种。
a、15
b、1
c、3
d、7
4、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（ ）。
a、与非门
b、或门
c、或非门
d、异或门
5、基本逻辑门电路有（）。
a、与门
b、或门
c、非门
d、与或非门
6、属于复合逻辑门电路的是（）。
a、与或非
b、异或门
c、与门
d、与非门
7、所有的集成逻辑门，其输入端子均为两个或两个以上。
8、利用与门、或门、非门可以构成复合门。
9、逻辑门电路是数字逻辑电路中的最基本单元。
10、一个四输入的与非门，使其输出为1的输入变量取值组合有15种。
11、如果需要实现逻辑关系，需要（）个2输入与门、一个2输入或门和一个非门组成
12、能够实现“有1出0、全0出1”功能的门电路是（）门。
第 7 讲 逻辑门基础--单元作业 1、已知输入信号a、b的波形和输出y1、y2、y3、y4的波形如图所示，试判断各为哪种逻辑门，并画出相应逻辑门图符号,写出相应逻辑表达式。
第 8 讲 ttl集成门电路 8.1 ttl集成门电路随堂测验 1、ttl与非门多余输入端可以接低电平。（ ）
2、ttl与非门的ui≤uoff时，与非门（），输出（） ，ui≥uon时，与非门 （），输出 （） 。
3、典型的ttl与非门电路使用的电源电压为（），其输出高电平为（），输出低电平为（）
8.2 ttl集成门外特性随堂测验 1、ttl集成门外特性包括（）。
a、电压传输特性
b、输入伏安特性
c、输入电阻特性
d、输出伏安特性
2、ttl集成门电路输入端通过电阻接电源地，相当于接低电平
3、ttl集成门电路输入端通过电阻接电压vcc，相当于接高电平
8.3 oc门及其应用随堂测验 1、采用oc门主要解决了（）
a、ttl门输出端不能相与的问题
b、ttl门输出端不能线与的问题
c、ttl门输出端不能相或的问题
d、ttl门输出端不能相异或的问题
2、有些oc门能直接驱动小型继电器（）
3、oc门称为（）.多个oc门输出端并接到一起可实现（）
8.4 三态门及其应用随堂测验 1、三态门的三种输出状态是（）
a、低电平、高电平、饱和态
b、低电平、高电平、高阻态
c、高电平、高阻态、饱和态
d、低电平、高阻态、饱和态
2、ttl三态门的输出级具有推拉式结构，输出阻抗较低，因而其速度比oc门（）
a、慢一些
b、快一些
c、快得多
d、慢得多
3、三态门有高电平和低电平二种状态。( )
第 8 讲 ttl集成门电路--单元测验 1、ttl电路的电源电压为（ ）v。
a、－5v~＋5v
b、3~18v
c、5~15v
d、＋5v
2、若将一个ttl异或门当做反相器使用，则异或门的a和b输入端应：（ ）。
a、b输入端接高电平，a输入端做为反相器输入端
b、b输入端接低电平，a输入端做为反相器输入端
c、a、b两个输入端并联，做为反相器的输入端
d、不能实现
3、（ ）的输出端可以直接并接在一起，实现“线与”逻辑功能。
a、ttl与非门
b、三态门
c、oc门
d、异或门
4、（ ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。
a、三态门
b、ttl与非门
c、异或门
d、oc门
5、oc门能够实现（）功能
a、线与
b、电平转换
c、降低功耗
d、提高速度
6、ttl oc门可以实现“线与”逻辑功能
7、ttl集成电路与非门，其闲置输入端不可以悬空处理。
8、74ls 系列产品是ttl集成电路的主流，应用最为广泛。
9、74ls系列集成电路属于ttl型。
10、oc门可以不仅能够实现“总线”结构，还可构成与或非逻辑。
11、ttl电路的带负载能力用扇出系数来表示，扇出系数表示集成电路带门电路的个数多少。
12、集成电极开路的ttl与非门又称为（）门。
第 8 讲 ttl集成门电路--单元作业 1、要实现图中各ttl门电路输出端所示的逻辑关系，各门电路的接法是否正确？如不正确，请予更正。
2、电路如图（a）所示，其输入变量的波形如图（b）所示。试判断图中发光二极管在哪些时段会亮。
第10讲 组合电路的分析与设计方法 10.1 组合逻辑电路分析随堂测验 1、1、电路如图所示，输出端l的表达式为（ ）。
a、
b、
c、
d、
2、2、分析下图所示电路，输出函数f的表达式为（ ）。
a、
b、
c、
d、
3、组合逻辑电路的输出与输入的关系可用真值表和逻辑函数描述。（ ）
10.2 组合逻辑电路设计随堂测验 1、下图中，a、b为某逻辑电路的输入波形，y为输出波形，则该逻辑电路为（ ）。
a、与门
b、与非门
c、同或门
d、或非门
2、设计一个裁判表决电路。裁判组由三个人组成：主裁判a、副裁判b和c。在判定一次比赛的结果时必须按照如下原则：只有当两个或两个以上裁判支持，并且其中有一个为主裁判时，比赛结果的裁决才有效。令a、b、c为1表示支持，为0表示反对。裁决y为1表示有效，为0表示无效。下列表达式中能够实现该电路功能的是（ ）。
a、a bc
b、a b c
c、ab ac
d、abc
3、组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ）
10.3 组合逻辑电路中的竞争与险象随堂测验 1、请问如下图所示组合逻辑电路，下述描述错误的是（ ）。
a、该电路会发生险象。
b、该电路当a=c=0时会发生险象。
c、该电路会发生“0”型险象。
d、该电路可以通过增加冗余项（a c）消除险象。
2、组合逻辑电路消除竞争冒险的方法有 。
a、修改逻辑设计
b、在输出端接入滤波电容
c、后级加缓冲电路
d、屏蔽输入信号的尖峰干扰
3、逻辑冒险不可以通过修改逻辑设计来消除。（ ）
组合逻辑电路的分析与设计方法- 单元测验 1、用与非门和非门设计一个三位的偶校验器，即当三位数中有偶数个1时输出为1，否则为0。设三个输入分别为a、b、c，输出为f，则输出信号f的表达式为（ ）。
a、
b、
c、
d、
2、关于下面图示电路的功能，描述正确的是（ ）。
a、输入变量abc中只要有1个变量取值为1，输出为1。
b、输入变量abc中只要有2个或2个以上的变量取值为0，输出为1。
c、输入变量abc中只要有2个或2个以上的变量取值相同，输出为1。
d、当输入变量abc中3个变量的取值相同，输出为1。
3、对于下图所示电路，如果改用异或门实现该电路功能，至少需要（ ）个2输入的异或门。
a、1
b、2
c、3
d、4
4、对应逻辑电路可能产生险象的表达式是（ ）
a、
b、
c、
d、
5、下图所示组合逻辑电路，其功能是（ ）。
a、8421码转余3码
b、8421码转2421码
c、二进制码转格雷码
d、二进制码转8421码
6、如图所示电路中，y(a,b,c,d)的最小项表达式是（ ）。
a、y=σm(1,2,3,4)
b、y=σm(0,1,2,3,4)
c、y=σm(5,6,7)
d、y=σm(3,5,6,7)
7、ttl电路下图所示，输出能够实现 的电路是（ ）。
a、a（上拉电阻合适）
b、b
c、c
d、d
e、e
8、组合逻辑电路输出和输入的关系可用（ ）表示。
a、真值表
b、状态表
c、状态图
d、逻辑表达式
9、函数，当变量的取值为 时，将出现冒险现象。
a、b=c=1
b、b=c=0
c、a=1，c=0
d、a=0，b=0
10、下列哪些是组合逻辑电路设计的步骤？（ ）
a、根据所选择的门类型，变换并化简逻辑表达式
b、列出逻辑函数表达式
c、按照工程实际要求，列出电路真值表
d、画出逻辑电路
11、常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。（ ）
12、组合逻辑电路通常由逻辑门和触发器组合而成。（ ）
13、由逻辑门构成的电路是组合逻辑电路。
14、组合逻辑电路在任意时刻的稳定输出信号取决于 。
15、组合逻辑电路的输出只与当时的 状态有关，而与电路 的输入状态无关。它的基本单元电路是 。（答案之间以逗号分开）
组合逻辑电路的分析与设计方法-单元作业 1、用与非门设计四变量的多数表决电路，当输入变量a、b、c、d有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
2、写出下图的逻辑函数式，并化简为最简与或式。
第11讲 编码器 11.1 编码器随堂测验 1、若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ ）
a、5
b、6
c、10
d、50
2、具有互相排斥输入条件的编码器可以允许多个输入信号同时有效。
11.2 msi编码器及其应用随堂测验 1、编码器按照功能分为（）
a、一般编码器
b、优先编码器
c、集成编码器
d、分立编码器
2、74148集成编码器属于反码输出。
编码器-单元测验 1、10线-4线优先编码器74ls147是高位优先编码电路（优先级最高），74ls147正常工作时，若输入信号，则输出为（ ）。
a、0110
b、1001
c、1111
d、0000
2、设计一个对1000个符号进行二进制编码，则至少要（ ）位二进制数码。
a、3
b、10
c、1000
d、11
3、8线—3线优先编码器的输入为 ，当优先级别最高的有效时，其输出的值是 。
a、111
b、000
c、010
d、101
4、电路在任何时刻只能有一个输入端有效。
a、二进制译码器
b、普通二进制编码器
c、七段显示译码器
d、优先编码器
5、对于8线-3线优先编码器,下面说法正确的是( )。
a、有8根输入线，3根输出线
b、有8根输入线，8根输出线
c、有3根输入线，3根输出线
d、有3根输入线，8根输出线
6、8线－3线优先编码器74ls148接通电源后，其选通输出端输出低电平，则其原因可能是（ ）
a、电源有问题
b、无有效编码输入
c、选通输入端没有接地
d、扩展端没有接高电平
7、8线－3线优先编码器74ls148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是：（ ）
a、电源有问题
b、编码输入无效
c、选通输入端没有接地
d、扩展端没有接地
8、普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。（ ）
9、当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。（ ）
10、编码器在任何时刻只能对一个输入信号进行编码。（ ）
11、8线－3线优先编码器74ls148接通电源后，若编码信号输入从~依次为01000101，则其编码输出为 。
12、优先编码器的特点是允许同时输入多个编码信号，但只对其中 的信号进行编码。
编码器-单元作业 1、8线－3线优先编码器74ls148接成下图所示电路，分析电路实现功能
2、试用74hc147设计键盘编码电路键盘编码电路，十个按键分别对应十进制数0~9，编码器的输出abcd为8421bcd码。要求：按键9的优先级别最高，并且有gs工作状态标志，以说明按键没有按键按下和按键0按下两种情况。
第12讲 译码器 12.1 变量译码器随堂测验 1、为了使74ls138正常工作，使能输入端、和的电平应是（ ）。
a、111
b、110
c、011
d、100
2、二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
3、2线-4线二进制译码器的功能表如下表所示，欲将其改为四路分配器使用，应将使能端ei接 端，而输入端a、b作为 端。（答案以逗号分开）
12.2 二-十进制译码器随堂测验 1、一位8421bcd码译码器的数据输入线与译码输出线的组合是（ ）
a、4:6
b、2:4
c、4:10
d、1:10
2、74ls42译码器采用部分译码方式
3、二-十进制译码器的输出可以采用 方式和 方式实现
12.3 显示译码器随堂测验 1、数字式显示电路主要由译码器、驱动器电路和显示器三部分组成。译码器电路要将二进制数码转换成数码管能够接收的控制信号，驱动电路的作用是加大这一控制信号，显示器显示十进制数字或其他字符。
2、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
3、共阴led数码管应与输出 电平有效的译码器匹配，而共阳led数码管应与输出 电平有效的译码器匹配。（答案之间以逗号分开）
译码器-单元测验 1、已知74ls138译码器的输入三个使能端，地址码a2a1a0=011时，则输出 y7 ～y0是( ) 。
a、11111101
b、10111111
c、11110111
d、11111111
2、一个译码器若有100个译码输出端，则译码器地址输入端至少有（ ）个。
a、100
b、6
c、7
d、8
3、用3-8线译码器74hc138可以构成6-64线译码器，需要（ ）片74hc138。
a、10
b、9
c、8
d、7
4、4位输入的二进制译码器，其输出应有（ ）位。
a、1
b、4
c、8
d、16
5、假设一低电平输出有效的四位二进制译码器的输入和输出信号分别为abcd和,该译码器正常工作时，若abcd=0110，则输出=（ ）
a、z
b、0
c、1
d、x
6、多路数据分配器可以直接由（ ）来实现。
a、编码器
b、多路数据选择器
c、译码器
d、多位加法器
7、4线-10线译码器输出状态只有f2=0，其余输出端都为1，则它的输入状态应取（ ）
a、1000
b、0100
c、0010
d、0001
8、下列芯片属于译码器的芯片是（ ）
a、74ls148
b、74ls138
c、74ls48
d、74ls42
9、下列可以作为数据分配器的有（ ）。
a、74ls138
b、74ls48
c、74ls148
d、74ls139
10、译码器实现组合逻辑函数时，依据的是逻辑函数的最简与或表达式。（ ）
11、一个n位的二进制译码器有个输出端。（ ）
12、译码器，顾名思义就是把高低电平信号翻译成二进制代码。
13、判断实现函数图示电路接法的对错。
14、二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ）
15、是编码的逆过程。
16、用译码器来实现计算机输入/输出接口地址译码电路时，若所采用的译码器有3位地址码，则最多能控制 台输入/输出设备。
译码器单元作业 1、3线-8线译码器74ls138及门电路组成的组合逻辑电路如题下图所示。其中，输入信号为地址线。试写成译码器各位输出所实现的地址
2、已知一组合逻辑电路，输入a、b、c波形和输出f1、f2的波形如图所示（输入波形按此规律周期性变化），列出该电路的真值表，写出f1、f2最小项输出表达式，用74ls138实现该电路。
第13讲 分配器和选择器 13.1 数据分配器与数据选择器随堂测验 1、一个十六路数据选择器，其地址输入（选择控制端输入）端有 个。
a、2
b、4
c、8
d、16
2、八路数据分配器，其数据输入端有 个。
a、1
b、2
c、4
d、8
3、能将一个数据,根据需要传送到多个输出端的任何一个输出端的电路,称为数据选择器。（ ）
13.2 msi数据选择器及其应用随堂测验 1、四选一数据选择器的数据输出y与数据输入xi和地址码ai之间的逻辑表达式为y= 。
a、
b、
c、
d、
2、用4选1数据选择器实现两个三变量的逻辑函数f，最少需要 个4选1数据选择器。
a、4
b、3
c、2
d、1
3、数据分配器与数据选择器的功能相反,它能将一个数据分配到许多通道电路中。
分配器和选择器-单元测验 1、用四选一数据选择器实现函数，应使（ ）。
a、d0=d1=0,d2=d3=1
b、d0=d1=1,d2=d3=0
c、d0=d2=0,d1=d3=1
d、d0=d2=1,d1=d3=0
2、多路数据分配器可以直接由（ ）来实现。
a、编码器
b、多路数据选择器
c、译码器
d、多位加法器
3、实现多输入、单输出逻辑函数,应选( )。
a、数据分配器
b、译码器
c、编码器
d、数据选择器
4、实现单输入、多输出逻辑函数,应选( )。
a、编码器
b、译码器
c、数据分配器
d、数据选择器
5、1路-4路数据分配器有( )。
a、四个数据输入端，两个选择控制端，一个数据输出端
b、四个数据输入端，一个选择控制端，一个数据输出端
c、一个数据输入端，两个选择控制端，四个数据输出端
d、一个数据输入端，一个选择控制端，四个数据输出端
6、已知用8选1数据选择器74ls151构成的逻辑电路如下图所示，则输出f的最简“与或”逻辑函数表达式是（ ）
a、
b、f=
c、
d、
7、以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。
a、二进制译码器
b、数据选择器
c、优先编码器
d、显示译码器
8、在下列逻辑电路中，属于组合逻辑电路的有 。
a、译码器
b、编码器
c、寄存器
d、数据选择器
9、利用数据选择器可以实现数据分配器的功能。
10、数据选择器和数据分配器的功能正好相反，互为逆过程。
11、数据选择器又称为多路选择器或多路开关电路，这种电路就相当于一个单刀单掷选择开关电路，当有控制信号时，该选择器处于接通状态，传输数据，相当于开关的接通状态。当没有控制信号时，该选择器处于断开状态，此时不能传输数据。
12、数据选择器是在选择信号的作用下,从______中选择某一数据或一个数据作为输出的组合逻辑电路。
13、只用4选1数据选择器扩展形成16选1数据选择器，需要 个4选1数据选择器
14、一个32选1数据选择器有 个地址输入信号
分配器和选择器-单元作业 1、设计由三个开关共同控制一盏灯的控制电路，当任何一个开关动作（由断开到闭合，或者由闭合到断开）时，灯的状态均要发生改变（由灭变亮，或者由亮变灭）。设开关闭合为1，断开为0，灯亮为1，灯灭为0；开关全断开时灯灭。要求列真值表、写出表达式，并用一个4选1数据选择器实现。
2、设计一个4位自然二进制码（abcd）判奇电路，当输入abcd中1的个数为奇数时，输出为1，否则为0。用数据选择器74ls151实现电路功能。
第14讲 加法器 加法器随堂测验 1、全加器的本位和输出与输入的函数关系为 。
a、与
b、或
c、异或
d、同或
2、实现两个一位二进制数相加的电路叫全加器。（ ）
3、对两个加数a和b进行半加，产生的向高位的进位信号c的表达式为c=（ ）
加法器-单元测验 1、某组合逻辑电路的输入（a、b、c）输出波形（x、y）如下图所示，则其逻辑功能是（ ）
a、编码器
b、半加器
c、全加器
d、译码器
2、四位超前进位加法器74ls283提高了工作速度，原因在于（ ）
a、各位的进位是依次传递的
b、它是四位串行进位加法器
c、内部具有四个全加器
d、各位的进位是同时传递的
3、下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的cos3s2s1s0结果是（ ）
a、11000
b、11001
c、10110
d、10101
4、半加器的进位输出端与输入端的逻辑关系是（ ）
a、与非
b、或非
c、与
d、异或
5、在下列逻辑电路中，不是组合逻辑电路的有（ ）
a、译码器
b、编码器
c、全加器
d、计数器
6、串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递
a、超前，逐位
b、逐位，超前
c、逐位，逐位
d、超前，超前
7、用n个一位全加器串接起来，构成的n位加法器的优、缺点是（ ）
a、电路简单，运行速度快
b、电路复杂，运行速度快
c、电路简单，运行速度慢
d、电路复杂，运行速度慢
8、利用四位二进制加法器74ls283可以实现 ( )的逻辑功能。
a、加法
b、减法
c、8421bcd码转换为余3码
d、余3码转换为8421bcd码
9、下列哪些是加法器？（ ）
a、74ls183
b、74ls138
c、74ls283
d、74ls148
10、串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。（ ）
11、实现两个一位二进制数和来自低位的进位相加的电路叫全加器。（ ）
12、加法器可以实现减法运算。（ ）
13、四个全加器可以组成一个串行进位的四位数加法器（ ）
14、两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步 运算和移位进行的。
15、由加法器构成的代码变换电路如下图所示。若输入信号b3、b2、b1、b0为8421bcd码，则输出端s3、s2、s1、s0是 代码。
加法器-单元作业 1、请用742ls83设计实现一个可控余3码至8421bcd码和8421bcd码至余3码转换电路。当x=0时实现8421bcd码至余3码，x=1时实现余3码至8421bcd码。
2、由4位加法器74ls283构成的逻辑电路如图所示，m和n为控制端，试分析该电路功能。
第15讲 数值比较器 数值比较器及其应用随堂测验 1、用两片4位比较器74ls85串联接成8位数值比较器时，低位片中的la＞b、la＜b、la=b所接的电平应为（ ）。
a、111
b、100
c、001
d、110
2、比较两个1位二进制数a和b大小的1位数值比较器中，其输出的表达式为
3、数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的。
数值比较器-单元测验 1、采用4位比较器74ls85对两个四位二进制数进行比较时，先比较（ ）位。
a、次高
b、最高
c、最低
d、次低
2、分析下图所示的组合电路，输出函数表达式和电路的逻辑功能为（ ）
a、
b、
c、
d、
3、用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，l、 q、 g分别接到74ls85的串行输入端 、 、 。
a、a>b;a
b、ab;a=b d、abb，a=b应为：（ ）b接地，a=b接地b接高电平，a=b接高电平b接高电平，a=b接地b接地，a=b接高电平数值比较器-单元作业 第16讲 基本rs触发器 16.1 触发器概述随堂测验 16.2 基本rs触发器工作原理随堂测验 16.3 基本rs触发器描述方法随堂测验 第16讲 基本rs触发器-单元测试 第16讲 基本rs触发器-单元作业 第17讲 触发器电路结构及动作特点 17.1 同步触发器的电路结构及动作特点随堂测验 17.2 主从触发器（一）随堂测验 17.3 主从触发器（二）随堂测验 17.4 边沿触发器（双极型）随堂测验 17.5 边沿触发器（mos型）随堂测验 第17讲 触发器电路结构及动作特点-单元测试 第17讲 触发器电路结构及动作特点-单元作业 第18讲 触发器的逻辑功能描述及应用 18.1 触发器逻辑功能描述随堂测验 18.2 不同功能触发器间的转换随堂测验 18.3 触发器应用随堂测验 第18讲 触发器的逻辑功能描述及应用-单元测验 第18讲 触发器的逻辑功能描述及应用-单元作业 第 19 讲 时序逻辑电路的特点及描述方法 19.1 时序逻辑电路的特点分类及方程描述随堂测验 19.2 时序逻辑电路的图表描述随堂测验 第 19 讲 时序逻辑电路的特点及描述方法-单元测试 第 19 讲 时序逻辑电路的特点及描述方法-单元作业 第 20 讲 时序逻辑电路的分析 20.1 同步时序逻辑电路分析随堂测验 20.2 异步时序逻辑电路分析随堂测验 第 20 讲 时序逻辑电路的分析-单元测试 第 20 讲 时序逻辑电路的分析-单元作业 第 21 讲 时序逻辑电路的设计 21.1 同步时序逻辑电路的设计（一）随堂测验 21.2 同步时序逻辑电路的设计（二）随堂测验 21.3 异步时序逻辑电路的设计随堂测验 21.4 时序逻辑电路的自启动设计随堂测验 第 21 讲 时序逻辑电路的设计-单元测试 第 21 讲 时序逻辑电路的设计-单元作业 第 23 讲 寄存器和移位寄存器 23.1 寄存器（数码寄存器）随堂测验 23.2 移位寄存器工作原理随堂测验 23.3 移位寄存器应用随堂测验 第 23 节 寄存器和移位寄存器-单元测验 第 23 节 寄存器和移位寄存器-单元作业 第 22 讲 计数器 22.1 同步二进制计数器原理随堂测验 22.2 异步二进制计数器原理随堂测验 22.3 十进制计数器原理随堂测验 22.4 msi集成计数器及其应用随堂测验 22.5 计数容量m小于芯片容量n的计数器设计随堂测验 22.6 计数容量m大于芯片容量n的计数器设计随堂测验 第 22 讲 计数器-单元测试 第 22 讲 计数器-单元作业 第 24 讲 其它常见时序逻辑电路及竞争-冒险现象 24.1 顺序脉冲发生器随堂测验 24.2 序列信号发生器随堂测验 24.3 时序逻辑电路中的竞争-冒险现象随堂测验 第 24 节 其它常见时序逻辑电路及竞争-冒险现象-单元测试 第 24 讲 其它常见时序逻辑电路及竞争-冒险现象-单元作业 第25讲 555时基电路及其应用 25.1 555时基电路的结构及功能随堂测验 25.2 单稳态触发器随堂测验 25.3 多谐振荡器随堂测验 25.4 施密特触发器随堂测验 555时基电路及其应用-单元测验 555时基电路及其应用-单元作业 第26讲 只读存取存储器（rom） 只读存储器-单元测试 第27讲 随机存取存储器（ram） ram内容测试 《数字逻辑与数字系统设计》期末考试 《数字逻辑与数字系统设计》 猜你喜欢 2023-02-27 01:14 2023-02-27 01:10 2023-02-27 00:46 2023-02-27 00:31 2023-02-27 00:18 2023-02-26 23:41 2023-02-26 23:35 2023-02-26 23:23 2023-02-26 22:58 2023-02-26 22:45