1.3单元测试1、【单选题】当输入变量a、b全为1时，输出为0，则输入与输出的逻辑关系有可能为（ ）。
a、异或
b、同或
c、与
d、或
2、【单选题】一位十六进制数可以用（ ）位二进制数来表示。
a、1
b、2
c、4
d、16
3、【单选题】以下表达式中符合逻辑运算法则的是（ ）。
a、a 0=0
b、1 1=10
c、0<1
d、a 1=1
4、【单选题】在（ ）输入情况下，“与非”运算的结果是逻辑0。
a、全部输入是0
b、任一输入是0
c、仅一输入是0
d、全部输入是1
5、【填空题】如果输入与输出的关系是"有0出1，全1出0"，这是（）逻辑运算。"全0出0，有1出1"，这是（）逻辑运算。
6、【填空题】将下列十进制数分别转换成二进制、八进制、十六进制数及8421bcd码。 （1）（53）10=（）2=（）8=（）16=（）8421bcd
7、【填空题】在逻辑代数运算的基本公式中，利用分配律可得a(b c)= （） ，a bc= （）
8、【填空题】在数字电路中，半导体三极管多数主要工作在 区和 区。
9、【判断题】用4位二进制数码来表示每一位十进制数码，对应的二—十进制编码即为8421bcd 码。
10、【判断题】因为逻辑式a (a b)=b (a b)是成立的，所以在等式两边同时减去(a b)得：a=b也是成立的。
11、【判断题】数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。
12、【判断题】所谓的8421bcd码其实就是4位的二进制代码且符合“逢二进一”的规律。
13、【判断题】在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
14、【判断题】逻辑变量的取值，1比0大。
15、【判断题】异或函数与同或函数在逻辑上互为反函数。
2.7单元测试1、【单选题】在化简逻辑函数时，通常将逻辑式化简为最简（ ）。
a、与-或表达形式
b、与非-与非表达形式
c、与或非表达形式
d、或-与表达形式
2、【单选题】图中电路连接和给定逻辑功能都正确的是( )。
a、a
b、b
c、c
d、d
3、【多选题】求一个逻辑函数f的对偶式，可将f中的（ ）。
a、“·”换成“ ”，“ ”换成“·”
b、原变量换成反变量，反变量换成原变量
c、变量不变
d、常数不变
4、【填空题】逻辑代数中与普通代数相似的定律有 、 和 。
5、【填空题】摩根定律又称为 定律。
6、【填空题】逻辑代数的三个重要规则是 、 、 。
7、【填空题】函数表达式，则其对偶式为 。
8、【填空题】公式化简法常用的化简方法有 、 、 、 。
9、【填空题】化为最简与或形式 。
3.6单元测试1、【单选题】下列各式中（）是四变量ａ、ｂ、ｃ、ｄ的最小项。
a、abc
b、a b c d
c、abcd
d、ac
2、【单选题】当逻辑函数有n个变量时，共有（ ）个变量取值组合。
a、n
b、2n
c、n2
d、2n
3、【填空题】函数式f=ab bc cd写成最小项之和的形式结果应为：（ ）。只要填2,3,4，这种形式。
4、【填空题】逻辑函数化简的方法主要有 化简法和 化简法。
5、【填空题】指出下列各式中哪些是四变量a b c d的最小项和最大项。在最小项后的 里填入mi，在最大项后的 里填入mi，其它填×（i为最小项或最大项的序号）。
6、【判断题】卡诺图化简逻辑函数的本质就是合并相邻最小项。
4.6单元测试1、【单选题】下列几种逻辑门中，能用作反相器的是（）。
a、与门
b、或门
c、与非门
d、同或门
2、【单选题】如图所示，电路输入与输出间实现的功能是（ ）。
a、与
b、或
c、与非
d、或非
3、【单选题】如右图所示，是由二极管构成的（ ）。
a、与门
b、或门
c、与非门
d、非门
4、【单选题】2输入或非门的一个输入端接低电平，另一个输入端接数字信号时，则输出数字信号与输入数字信号的关系为
a、高电平
b、低电平
c、同相
d、反相
5、【单选题】集电极开路门在使用时，输出端需通过电阻接
a、地
b、电源vcc
c、输入端
d、输出端
6、【多选题】三态门输出高阻状态时，（ ）是正确的说法。
a、用电压表测量指针不动
b、相当于悬空
c、电压不高不低
d、测量电阻指针不动
7、【多选题】ttl电路在正逻辑系统中，以下各种输入中（ ）相当于输入逻辑“1”。
a、悬空
b、通过电阻2.7kω接电源
c、通过电阻2.7kω接地
d、通过电阻510ω接地
8、【多选题】对于ttl与非门闲置输入端的处理，可以（ ）。
a、接电源
b、通过电阻3kω接电源
c、接地
d、与有用输入端并联
9、【多选题】cmos数字集成电路与ttl数字集成电路相比突出的优点是（ ）。
a、微功耗
b、高速度
c、高抗干扰能力
d、电源范围宽
10、【填空题】cmos门电路的特点：静态功耗极 ；而动态功耗随着工作频率的提高而 （填增加或减小） ；输入电阻很 ；噪声容限 （填高或低）于ttl门。
11、【填空题】三态输出门输出的三个状态是 、 、
12、【判断题】凡是ttl门，都不可以将多个门的输出端直接并联。
13、【判断题】在非门电路中，输入高电平时，输出为低电平。
14、【判断题】cmos门电路闲置输入端可以悬空。
15、【判断题】使能端低电平有效的三态门，当使能端为低电平时，输出端呈高阻态。
16、【判断题】cmos传输门可输出高电平、低电平和高阻三个状态。
5.4单元测试1、【单选题】组合逻辑电路通常由( )组成。
a、门电路
b、编码器
c、译码器
d、数据选择器
2、【填空题】组合逻辑电路的分析一般按以下步骤进行： 第一步：根据给定的逻辑电路，写出逻辑函数表达式并 ； 第二步：根据化简后的逻辑表达式列出 表； 第三步：描述电路的 功能。
3、【填空题】在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 。
4、【填空题】组合逻辑电路的特点是输出状态只与 有关，与电路原来状态 ，其基本单元电路是
5、【判断题】组合逻辑电路全部由门电路组成。
6、【判断题】组合逻辑电路具有记忆功能。
7、【判断题】组合逻辑电路全部由门电路组成。
8、【简答题】试写出图示逻辑电路的逻辑函数表达式。
9、【计算题】已知逻辑电路如下图所示，试分析其逻辑功能是(a“不一致”电路 或b“一致”电路。)只要写是a还是b。从真值表如果看出，abc=000或abc=111时，f=0，而a、b、c取值不完全相同时，f=1。这种电路称为。“不一致”电路,相反称为“一致”电路。
10、【计算题】分析如图所示的组合逻辑电路的功能，(a“不一致”电路 或b“一致”电路。)只要写是a还是b。从真值表如果看出，abc=000或abc=111时，f=0，而a、b、c取值不完全相同时，f=1。这种电路称为。“不一致”电路,相反称为“一致”电路。。
11、【计算题】试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。设输入变量为a,b,c,输出变量为f，写出f的逻辑表达式f= 说明：非用'表示
12、【计算题】如图所示为一工业用水容器示意图，图中虚线表示水位，a、b、c电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在a、b间，为正常状态，亮绿灯g；水面在b、c间或在a以上为异常状态，点亮黄灯y；面在c以下为危险状态，点亮红灯r。写出输出函数化简后的表达式，绿灯g= 。
6.6单元测试1、【单选题】8线-3线优先编码器74ls148，低电平输入有效，反码输出。当对编码时，输出为（ ）。
a、000
b、101
c、010
d、100
2、【单选题】优先编码器同时有两个或两个以上信号输入时，是按（ ）给输入信号编码。
a、高电平
b、低电平
c、高频率
d、高优先级
3、【单选题】在二进制译码器中，若输入有4位代码，则输出有( )个信号。
a、2
b、4
c、8
d、16
4、【单选题】二-十进制编码器的输入编码信号应有 个
a、2
b、4
c、8
d、10
5、【单选题】输入为n位二进制代码的译码器输出端个数为 个
a、
b、2n
c、
d、n
6、【填空题】74ls138是3线—8线译码器，译码为输出低电平有效，若输入为a2a1a0=110时，输出 应为（ ）。
7、【填空题】8线—3线优先编码器74ls148的优先编码顺序是，输出为。输入输出均为低电平有效。当输入为11010101时，输出为 。
8、【填空题】3线—8线译码器74hc138处于译码状态时，当输入a2a1a0=001时，输出= 。
9、【判断题】优先编码器只对多个输入编码信号中优先权最高的信号进行编码。
10、【判断题】驱动共阴极led显示器的译码器输出为高电平有效；而驱动共阳极led显示器的译码器输出为低电平有效。
11、【判断题】优先编码器只对多个输入编码信号中优先权最高的信号进行编码。
7.4单元测试1、【单选题】一个8选1的数据选择器，其地址输入端有（）个。
a、1
b、3
c、2
d、4
2、【单选题】4选1数据选择器构成逻辑函数产生器的电路连接如图所示，该电路实现的逻辑函数是( )。
a、
b、
c、
d、
3、【单选题】用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？（ ）
a、在输出级加正取样脉冲
b、在输入级加正取样脉冲
c、在输出级加负取样脉冲
d、在输入级加负取样脉冲
4、【单选题】在下图中，能实现函数的电路为( )。
a、
b、
c、
d、都不是
5、【单选题】集成4位数值比较器74ls85级联输入ia＜b、ia=b、ia＞b分别接001，当输入二个相等的4位数据时，输出fa＜b、fa=b、fa＞b分别为( )。
a、010
b、001
c、100
d、011
6、【填空题】传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
7、【填空题】能完成两个一位二进制数相加，并考虑到低位进位的器件称为 。
8、【填空题】实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 。
9、【填空题】一位数值比较器，输入信号为两个要比较的一位二进制数，用a、b表示，输出信号为比较结果：y(a＞b) 、y(a＝b)和y(a＜b)，若a=0,b=1则y(a＞b)的结果为 。
10、【填空题】根据需要选择一路信号送到公共数据线上的电路叫 。
11、【填空题】8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有 个最小项。
12、【判断题】数据选择器是将一个输入数据分配到多个指定输出端上的电路。
8.7单元测试1、【单选题】下图所示为由或非门构成的基本rs触发器，输入s、r的约束条件是（ ）。
a、sr=0
b、sr=1
c、s r=0
d、s r=1
2、【单选题】逻辑电路如图所示，当a=“1”时，基本rs触发器( )。
a、置“1”
b、置“0”
c、保持原状态
d、不确定
3、【单选题】cp有效期间，同步rs触发器的特性方程是（ ）。
a、
b、
c、
d、
4、【单选题】逻辑电路如图所示，分析c，s，r的波形，当初始状态为“0”时，输出q是“0”的瞬间为( )。
a、
b、
c、
d、不确定
5、【单选题】假设jk触发器的现态qn=0，要求qn 1=0，则应使（ ）。
a、j=×，k=0
b、j=0，k=×
c、j=1，k=×
d、j=k=1
6、【单选题】电路如图所示，输出端q所得波形的频率为cp信号二分频的电路为（ ） 。
a、
b、
c、
d、
7、【单选题】将d触发器改造成t触发器，如图6.10所示电路中的虚线框内应是（ ） 。
a、或非门
b、与非门
c、异或门
d、同或门
8、【单选题】上升沿d触发器在时钟脉冲cp上升沿到来前d=1,而在cp上升沿以后d变为0，则触发器状态为
a、0状态
b、1状态
c、状态不变
d、状态不确定
9、【单选题】下降沿触发的边沿jk触发器在时钟脉冲cp下降沿来前j=1，k=0，而在cp下降沿到来后变为j=0,k=1,则触发器状态为
a、0状态
b、1状态
c、状态不变
d、状态不确定
10、【填空题】对于jk触发器，若j=k，则可完成 触发器的逻辑功能。
11、【判断题】同步rs触发器在cp=1期间，输出状态随输入r、s端信号变化。
12、【判断题】同步jk触发器在时钟脉冲cp=1期间，j、k输入信号发生变化时，对输出q的状态不会有影响。
9.5单元测试1、【单选题】电路如图所示，假设电路中各触发器的当前状态q2 q1 q0为100，请问在时钟作用下，触发器下一状态q2 q1 q0为（ ）。
a、101
b、100
c、011
d、000
2、【单选题】实现同一功能的mealy型同步时序电路比moore型同步时序电路所需要的（ ）。
a、状态数目更多
b、状态数目更少
c、触发器更多
d、触发器一定更少
3、【单选题】同步时序电路设计中，状态编码采用相邻编码法的目的是（ ）。
a、减少电路中的触发器
b、提高电路速度
c、提高电路可靠性
d、减少电路中的逻辑门
4、【填空题】在一个cp脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 现象。
5、【填空题】同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都时钟脉冲信号cp都 （填相同或不相同）。
10.7单元测试1、【单选题】同步计数器和异步计数器比较，同步计数器的显著优点是 。
a、工作速度高
b、触发器利用率高
c、电路简单
d、不受时钟cp控制
2、【单选题】把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。
a、4
b、5
c、9
d、20
3、【单选题】下列逻辑电路中为时序逻辑电路的是 。
a、变量译码器
b、加法器
c、数码寄存器
d、数据选择器
4、【单选题】五个d触发器构成环形计数器，其计数长度为 。
a、5
b、10
c、25
d、32
5、【单选题】一位8421bcd码计数器至少需要 个触发器。
a、3
b、4
c、5
d、10
6、【单选题】欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。
a、2
b、3
c、4
d、8
7、【单选题】同步时序电路和异步时序电路比较，其差异在于后者 。
a、没有触发器
b、没有统一的时钟脉冲控制
c、没有稳定状态
d、输出只与内部状态有关
8、【填空题】计数器按计数增减趋势分，有 计数器、 计数器和 计数器。
9、【判断题】一个七进制计数器也是一个 七 分频器。
11.4单元测试1、【单选题】8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。
a、1
b、2
c、4
d、8
2、【单选题】双向移位寄存器ct74ls194具有（ ）功能。
a、并行送数、双向移位
b、异步清零
c、保持
d、全部a、b、c共3项
3、【单选题】下列哪种数字部件可将正弦信号转换成与之频率相同的矩形波信号？（ ）
a、施密特触发器
b、移位寄存器
c、优先编码器
d、t触发器
4、【单选题】若每输入128个脉冲，分频器能输出一个脉冲，则此分频器需用（ ）个t'触发器链接而成？
a、7
b、8
c、9
d、10
5、【单选题】以下数字部件属于时序逻辑电路的是【 】。
a、四位全加器ct74ls283
b、集成555定时器cc7555
c、ct74h高速系列与非门
d、单向移位寄存器cc4015
6、【填空题】寄存器按照功能不同可分为两类： 寄存器和 寄存器。
12.6单元测试1、【单选题】555定时器输入端端（管脚6）、端（管脚2）的电平分别大于和时（复位端=1），定时器的输出状态是（ ）。
a、0
b、1
c、原状态
d、不确定
2、【单选题】用555定时器构成单稳态触发器，其输出的脉宽为（ ）。
a、0.7rc
b、1.1rc
c、1.4rc
d、1.8rc
3、【单选题】用555定时器组成施密特触发器，当输入控制端外接10v电压时，回差电压为（ ）。
a、3.33v
b、5v
c、6.66v
d、10v
4、【填空题】555定时器的4脚为复位端，在正常工作时应接 电平。
5、【填空题】555定时器的5脚悬空时，电源为ucc，电路内部比较器c1、c2的基准电压分别是 和 。
6、【填空题】555定时器构成多谐振荡器时，电容电压将在 和 之间变化。
7、【填空题】555定时器构成单稳态触发器时，稳定状态为 ，暂稳状态为 。（填0或1）
8、【填空题】555定时器可以配置成三种不同的应用电路，它们是 、 、 。
13.5单元测试1、【单选题】8位d/a转换器当输入数字量只有最低位为1时，输出电压为0.02v，若输入数字量只有最高位为1时，则输出电压为 （ ）。
a、0.039v
b、2.56v
c、1.27v
d、都不是
2、【单选题】d/a转换器的主要参数有（ ）、转换精度和转换速度。
a、分辨率
b、输入电阻
c、输出电阻
d、参考电压
3、【单选题】图所示r-2r网络型d/a转换器的转换公式为（ ）。
a、
b、
c、
d、
4、【填空题】和t型电阻d/a转换器相比，倒t型电阻d/a转换器的优点是速度更 。
5、【填空题】dac0832是一个具有20个引脚的d/a转换芯片，其作用是将8位 转换为一路 。
6、【填空题】dac0832芯片内具有一个r-2r倒t型电阻译码网络组成的 型dac（电压或电流）和两级寄存器。
7、【填空题】a/d转换过程有 、 、 、 四个步骤。采样频率至少应是模拟信号最高频率的 倍。
8、【填空题】a/d转换中量化的方式有 及 两种。
9、【填空题】a/d转换器的分辨率与转换的 有关， 愈多，精度愈 。
10、【填空题】就逐次逼近型和双积分型两种a/d转换器而言， 的抗干扰能力强， 的转换速度快。
11、【填空题】写出a/d转换器最重要的三个技术指标是 、 和 。
12、【计算题】在dac0832中： （1）若输入数字量d = (10000000)2时，输出模拟电压ua = 3.2v，求d = (10101000)2时的输出模拟电压ua=（）v?
21.1期末考试1、【单选题】当输入变量a、b全为1时，输出为0，则输入与输出的逻辑关系有可能为（ ）。
a、异或
b、同或
c、与
d、或
2、【单选题】下列逻辑电路中哪一个是时序逻辑电路？（ ）
a、二进制译码器
b、二进制加法器
c、移位寄存器
d、数据选择器
3、【单选题】下列哪种数字部件可将正弦信号转换成与之频率相同的矩形波信号？（ ）
a、施密特触发器
b、移位寄存器
c、优先编码器
d、t触发器
4、【单选题】在数据总线上能实现“分时传送数据”功能的数字逻辑部件是（ ）。
a、ttl与非门
b、cmos传输门
c、集电极开路门
d、三态逻辑门
5、【单选题】七段字形译码显示器是指：将（ ）的组合逻辑电路。
a、七段字形显示信号转换成bcd码
b、bcd码转换成七段字形显示信号
c、0~9个数字转换成bcd码
d、8421码译成“0~9”共10个数字并显示出
6、【单选题】为了增加ttl与非门的驱动能力，某同学将两个普通的ttl与非门的输出端直接并联在一起使用，你认为会出现什么情况？（ ）
a、会出现逻辑错误，甚至于烧坏输出“1”的门
b、提高了与非门的带载能力
c、实现了线或逻辑功能
d、实现了线与逻辑功能
7、【单选题】若将主从jk触发器的j、k端都接到低电平，则其特性方程qn 1=（ ）。
a、1；
b、qn
c、0
d、
8、【单选题】双向移位寄存器ct74ls194具有（ ）功能。
a、并行送数、双向位移
b、异步清零
c、保持
d、全部a、b、c共3项
9、【单选题】欲取得一个36分频信号，需选（ ）只维持-阻塞d触发器构成此分频电路。
a、7
b、6
c、5
d、4
10、【单选题】下列哪一种数字电路不属于组合逻辑电路？《》
a、四位全加器ct54283
b、lsi芯片eprom
c、输出逻辑宏单元olmc
d、msi译码器芯片ct74s138
11、【单选题】二—十进制优先编码器指的是《》。
a、将二—十进制代码转换成0—9十个数字的电路
b、将0—9十个数字符号转换成相应的二进制代码的电路
c、8421bcd码转换电路
d、8线-3线二进制优先编码电路
12、【单选题】用两个或非门组成的基本rs触发器，其输入信号rd、sd必须满足的约束条件是《》
a、rd sd= 0；
b、rdsd= 1
c、rdsd= 0
d、rd sd=1。
13、【单选题】若将边沿jk触发器的j、k端都接低电平，则其特性方程qn 1＝《》。
a、1
b、；
c、0
d、qn
14、【单选题】n位逐次逼近型adc完成一次转换所需要的时间可表示为t=《》，下式中tcp为时钟 脉冲cp的周期。
a、(n 2)tcp；
b、(n 1)tcp；
c、ntcp；
d、tc .
15、【单选题】在数字系统中，为了使各逻辑部件在总线上能相互分时传输信号，就必须采用《》。
a、oc门；
b、三态门；
c、cmos传输门；
d、缓冲器。
16、【单选题】下列哪一种《》数字电路不属于组合逻辑电路？
a、四位全加器ct54283；
b、lsi芯片：eprom；
c、输出逻辑宏单元olmc，
d、msi译码器芯片：ct74s138
17、【单选题】将两个普通ttl与非门输出端，直接并接在一起使用，会出现《》状况
a、增加了ttl与非门的带负载能力；
b、提高了与非门的电流驱动能力
c、出现逻辑错误，可能会烧坏逻辑门
d、实现“线与”逻辑功能
18、【单选题】下列几种说法中错误的是（ ）
a、任何4变量逻辑函数都可以用卡诺图表示
b、4变量逻辑函数的卡诺图是唯一的
c、同一卡诺图化简结果可能不是唯一的
d、卡诺图中“1”和“0”的个数是相等的
19、【单选题】将两个普通的ttl与非门输出端直接接在一起使用，会出现什么状况？
a、增加了ttl与非门的带负载能力
b、提高了与非门的电流驱动能力
c、逻辑错误，甚至会烧坏输出“1”的门
d、实现了“线与”逻辑功能
20、【单选题】在数据总线上实现“分时传送数据”功能的数字逻辑部件是（ ）
a、ttl与非门
b、cmos传输门（tg）
c、集电极开路门
d、三态逻辑门
21、【单选题】若每输入128个脉冲，分频器能输出一个脉冲，则此分频器需用（ ）个t'触发器链接而成？
a、7
b、8
c、9
d、10
22、【单选题】4位超前进位全加器ct74ls283是对两个（ ）作加法运算的数字集成电路。
a、8421码
b、4位二进制数
c、8421
d、余3码
23、【单选题】14位cmos逐次逼近型adc完成一次转换所需要的时间可表示为：t＝（ ），下式中tcp为cp脉冲的周期。
a、14tcp
b、15tcp
c、16tcp
d、tcp
24、【单选题】与bjt构成的ttl门电路相比，cmos门电路的主要性能特点是【 】
a、压控作用较强
b、每门功耗极低
c、带负载能力较弱
d、扇入数较大
25、【单选题】两个或非门构成的基本rs触发器，输入信号rd、sd须满足的约束条件是【 】。
a、rd＋sd＝0
b、rd sd＝1
c、rd sd＝0
d、rd＋sd＝1
26、【单选题】以下数字部件属于时序逻辑电路的是【 】
a、四位全加器ct74ls283
b、集成555定时器cc7555
c、ct74h高速系列与非门
d、单向移位寄存器cc4015
27、【单选题】欲将三角波变换为矩形波，需要设计用集成555定时器构成的【 】
a、多谐振荡器
b、矩形波产生器
c、施密特触发器
d、单稳态触发器
28、【单选题】四个逻辑变量的取值组合共有：【 】种
a、8
b、16
c、64
d、32
猜你喜欢
- 2022-12-05 21:08
- 2022-12-05 20:52
- 2022-12-05 20:51
- 2022-12-05 20:49
- 2022-12-05 20:37
- 2022-12-05 20:36
- 2022-12-05 20:36
- 2022-12-05 19:40
- 2022-12-05 18:54
- 2022-12-05 18:46