中国大学mooc数字电路作业答案查询-k8凯发

k8凯发-凯发官网入口智慧树答案正文

作者2023-10-22 22:02:46智慧树答案 78 ℃0 评论

绪论

基础知识-单元测验

1、电路可分为模拟电路和（）

2、数字电路的基本工作信号为（）信号

3、本课程由（）电路和数字电路两大部分构成。

4、数字电路的分析和设计方法的数学基础是( )

5、组合逻辑电路的基本单元是（）

第一章数字逻辑基础

1.1 数制随堂测验

1、一位十六进制数可以用（）位二进制数来表示。
    a、1
    b、2
    c、3
    d、4

2、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）

3、八进制数（17）8比十进制数（17）10小。（）

4、10进制数255转换为二进制数为（）

5、16进制数e转换为10进制数为（）

1.2 码制随堂测验

1、十进制数25用8421bcd码表示为（）。
    a、10 101
    b、0010 0101
    c、100101
    d、10101

2、以下代码中为无权码的为（）。
    a、8421bcd码
    b、5421bcd码
    c、余三码
    d、格雷码

3、8421码1001比0001大。（）

4、格雷码具有任何相邻码只有一位码元不同的特性。（）

5、当8421奇校验码在传送十进制数8时，在校验位上出现了1时，表明在传送过程中出现了错误。（）

1.3 逻辑运算随堂测验

1、在何种输入情况下，“与非”运算的结果是逻辑0
    a、全部输入是0
    b、任一输入是0
    c、仅一输入是0
    d、全部输入是1

2、逻辑变量的取值，１比０大。（）

3、异或函数与同或函数在逻辑上互为反函数。（）

4、因为逻辑表达式a b ab=a b成立，所以ab=0成立。（）

5、逻辑代数又称为代数。

6、最基本的逻辑关系有、、三种。

1.4 常用公式及逻辑运算法则随堂测验

1、逻辑函数y=ab' ((a c)b)' a'b'c'的反函数为y'=(a' b)(a'c' b')'(a b c)

2、

3、交换律、分配律、结合律都是布尔代数里面的定律

4、1 a=

5、用摩根公式展开(a b c)'的结果为

1.5 逻辑函数的表示方法随堂测验

1、以下为异或门的真值表是（）
    a、
    b、
    c、
    d、

2、函数y=ab a'c'，其与非-与非表达式为y=（）
    a、y=((ab)'(ac)')'
    b、y=((a'b')'(a'c')')'
    c、y=((a'b')'(ac)')'
    d、y=((ab)'(a'c')')'

3、逻辑电路图的逻辑表达式为f=((ab)' c')'

4、根据真值表写出逻辑函数表达式

5、逻辑函数的波形如图所示，对应的表达式为

1.6 公式法化简随堂测验

1、化简逻辑函数y=a b'c b'd bd' bc'的结果为（）
    a、a b'd bc' cd'
    b、a b'c cd'
    c、bc' b'd cd'
    d、a b'd cd'

2、逻辑函数y=ab' a'b abcd a'b'cd的化简结果为（）
    a、ab ab' cd
    b、ab a'b cd
    c、abcd a'b'
    d、ab' a'b cd

3、逻辑函数式y=(ab)' a'd b'e的化简结果为a' b

4、逻辑函数y=a a'b(a' c'd) a'b'cd'的化简结果为a cd

5、逻辑函数y=abc abc' a'b的化简结果为1

1.7 卡诺图法化简随堂测验

1、三变量函数的任意一个最小项的相邻项由几个
    a、1
    b、2
    c、3
    d、4

2、四变量最小项m2的相邻项有m0, m3, m6, m10

3、三变量最小项m2的相邻项有m1, m2, m3

4、最小项可以用m 或 m 表示

5、函数y=abc' bc的最小项和的表达式是‍

1.8 具有无关项的逻辑函数化简随堂测验

1、无关项包括（）
    a、约束项
    b、任意项
    c、最小项
    d、最大项

2、函数用卡诺图表示为

3、具有无关项的卡诺图化简，无关项用×表示；在圈1时，可以认为它是1也可以认为它是0，原则是有利于得到最简结果

第一章单元测试

1、在计数体制中，进位制的两个基本要素是
    a、基数和权
    b、数码和数值
    c、数码和位置
    d、进位制和非进位制

2、（ 1101）b的补码是
    a、01101
    b、11101
    c、00011
    d、10011

3、3变量的最小项最多有几个？
    a、8
    b、6
    c、4
    d、5

4、逻辑函数化简的依据是相邻的最小项可以合并，并消去不同的因子，那么
    a、两个最小项相邻，可以合并成一项，并消去一个因子
    b、三个最小项相邻，可以合并成一项，并消去两个因子
    c、四个最小项相邻，可以合并成一项，并消去三个因子
    d、上述描述都可以

5、下列关于vhdl语言描述正确的是
    a、vhdl语言的基本结构由库和程序包、实体、结构体组成
    b、在vhdl语言的基本结构中，实体可有可无
    c、在vhdl语言的基本结构中，实体名必须和结构体名保持一致
    d、在vhdl语言的基本结构中，结构体可有可无

6、若将一个ttl异或门（输入端为a、b）当作非门使用，则：a或b中有一个接1

7、

8、

9、若a b=a c，则b=c

10、若已知xy yz zx=xy z，则判断等式(x y)(y z)(z x)=(x y)z是否成立，最简单方法是用对偶法则

第三章组合逻辑电路

3.2 加法器、比较器及其应用随堂测验

1、加法器有半加器和全加器之分。半加的本质是
    a、两个一位二进制数相加，是两输入两输出的逻辑电路
    b、两个两位二进制数相加，是两输入两输出的逻辑电路
    c、两个一位二进制数相加，是两输入三输出的逻辑电路
    d、三个一位二进制数相加，是三输入两输出的逻辑电路

2、全加的本质是
    a、两个一位二进制数相加，是三输入两输出的逻辑电路
    b、三个一位二进制数相加，是三输入两输出的逻辑电路
    c、三个一位二进制数相加，是三输入三输出的逻辑电路
    d、四个一位二进制数相加，是三输入两输出的逻辑电路

3、比较器在结构上的特点是
    a、三输入，三输出的逻辑电路
    b、两输入，三输出的逻辑电路
    c、多输入，三输出的逻辑电路
    d、两输入，两输出的逻辑电路

4、集成比较器7485，当a=b时，输出端y（a〉b）， y（a《b）， y（a=b）分别是？
    a、0，0，1
    b、1，0，0
    c、0，1，0
    d、此时输出端与接联输入端一致。

5、加法器是用来完成两个二进制数相加的逻辑电路

3.3 编码器、译码器及其应用随堂测验

1、下列关于编码器叙述正确的是
    a、编码器是把输入信号转换成特定代码的逻辑电路，有普通编码器和优先编码器两类。在普通编码器中，任何时刻只允许有一个输入信号有效，而优先编码器允许两个以上输入信号同时有效。输入信号可以是低电平有效，也可以是高电平有效，输出代码可以是原码输出，也可以是反码输出。
    b、编码器是把输入信号转换成特定代码的逻辑电路，有普通编码器和优先编码器两类。在普通编码器中，只允许有一个或多个输入信号同时有效，而优先编码器只允许一个输入信号有效。输入信号可以使低电平有效，也可以是高电平有效，输出代码可以是原码输出，也可以是反码输出。
    c、编码器是把输入代码转换成输出信号的逻辑电路，有普通编码器和优先编码器两类。
    d、编码器是把输入信号转换成特定代码的逻辑电路。输入信号只能是低电平有效，输出代码只能是原码。

2、下列有关译码器叙述正确的是
    a、译码器是把输入信号转换成输出代码的逻辑电路，其工作过程是编码的逆过程。有二进制译码器、bcd译码器和七段显示译码器。译码器可以实现地址译码。
    b、译码器是把输入代码转换成输出信号的逻辑电路，其工作过程是编码的逆过程。有二进制译码器、bcd译码器和七段显示译码器。译码器可以实现地址译码；译码器附加ssi门电路可以实现组合逻辑函数等等，它是计算机及其它数字系统中使用最广泛的一种多输入多输出逻辑器件。
    c、译码器是把输入代码转换成输出信号的逻辑电路。例如：当代码输入为101时，输出端y5有效，也就是y5=1，其它输出端都为0
    d、译码器是把输入代码转换成输出信号的逻辑电路。例如：当代码输入为101时，输出端y5有效，也就是y5=0，其它输出端都为1

3.4 数据选择器及其应用随堂测验

1、由门电路构成的组合逻辑电路的分析方法，一般采用如下步骤
    a、由逻辑图列出真值表，并分析其逻辑功能。
    b、由逻辑功能列出真值表，写出表达式、画出逻辑图。
    c、由逻辑图并分析其逻辑功能，然后写出对应的表达式，最后列出真值表。
    d、由逻辑图写出对应的表达式，列出真值表，分析其逻辑功能。

2、门电路构成的组合逻辑电路设计的一般步骤是
    a、逻辑抽象，列出真值表，写出表达式、画出逻辑图。
    b、写表达式，列真值表，画逻辑图
    c、画逻辑图，写表达式，列真值表
    d、画逻辑图，列真值表，写表达式

3、译码器和选择器都可以实现组合逻辑函数，对于多输出的逻辑函数
    a、译码器实现函数比选择器简单
    b、选择器实现函数比译码器简单
    c、选择器实现函数和译码器一样复杂
    d、以上答案都不对

4、可以用于数据分配的逻辑器件是
    a、加法器
    b、比较器
    c、数据选择器
    d、译码器

5、常用于多路数据传输，并行码转换成串行码等的逻辑器件是
    a、译码器
    b、分配器
    c、数据选择器
    d、编码器

6、为了增加器件使用的灵活性，多数msi器件都设置了控制端（使能端），控制端既可以控制电路的工作状态，又可以作为输出信号的选通信号，还可以实现器件的扩展，合理运用这些控制端，不仅能使器件完成本身的逻辑功能，还可以用这些器件实现其他功能的组合逻辑电路，最大限度地发挥器件的潜力。

7、组合逻辑电路的特点是电路的输出仅与该时刻的输入有关，而与电路原来的状态无关。组合逻辑电路中没有反馈回路，不含存储元件，其基本组成单元是门电路。

8、加法器是用来完成两个二进制数相加的逻辑电路，是数字系统中不可缺少的组成单元。当某一逻辑函数的输出等于输入变量所表示的数加上另一常数或一组代码时，用加法器实现是十分方便的。

第三章单元测试2

1、两个n位二进制数a和b 进行比较的结果有三种，它们是
    a、a>b , a    b、a=1，b=1
    c、a=0，b=1
    d、a=1，b=0

2、2.已知逻辑电路所示：该电路的功能是（）
    a、比较器
    b、全加器
    c、编码器
    d、都不是

3、74ls283是4位二进制加法器，输入信号连接如图所示
    a、则输出端s3s2s1s0 =0000，进位输出端co =1
    b、则输出端s3s2s1s0 =0010，进位输出端co =1
    c、则输出端s3s2s1s0 =1000，进位输出端co =0
    d、则输出端s3s2s1s0 =1111，进位输出端co =0

4、
    a、三变量输入的与或非运算
    b、三变量输入的异或运算
    c、三变量输入的与非门运算
    d、三变量输入的或非门运算

5、
    a、4线-16线译码器
    b、3线-8线译码器
    c、16线-4线编码器
    d、8线-3线编码器

6、
    a、输入低电平有效的4-2编码器
    b、输出低电平有效的2-4译码器
    c、输出高电平有效的2-4译码器
    d、输入高电平有效的4-2编码器

7、
    a、四选一数据选择器
    b、四路数据分配器
    c、4-16译码器
    d、都不对

8、已知电路如图所示，其输出表达式是
    a、
    b、
    c、
    d、都不对

9、已知电路如图所示，其输出表达式是
    a、
    b、
    c、
    d、

10、代码如下 entity not_a is port( a : in bit; y : out bit); end not_a;
    a、这段代码是实体描述代码，其中实体名是not_a，输入a ，输出y
    b、这段代码是结构体描述代码，其中结构体名是not_a，输入a ，输出y
    c、这段代码是库和程序包，其中实体名是not_a，输入a ，输出y
    d、都不对

11、在逻辑函数的多种表达式中，最小项和的表达式（或称标准与或表达式）是唯一的。

12、组合逻辑电路的基本组成单元是与非门电路。（）

13、半加的本质是完成2个一位二进制数相加，半加器是2输入2输出的逻辑电路。（）

14、数据选择器可以把并行码输入转换成串行码输出。（）

15、译码器可以把输入代码转换成相应的输出信号。（）

16、编码器可以把输入信号转换成相应的输出代码。（）

17、输入高电平有效的编码器，输入 i1有效的含义是指i1=1。（）

18、输出低电平有效的译码器，输出y0有效的含义是y0 =1。（）

19、译码器、数据比较器都可以实现其它功能的逻辑电路。（）

20、编码器可以实现数据分配

第三章作业

1、已知x是3位二进制数（用d2、d1、d0表示，其值小于等于5），试用74283实现y=3x. 请将设计思路及答案电路拍照上传，并及时参加互评。

第四章触发器

第四章单元测试

1、要使jk触发器的状态由0转为1，所加激励信号jk应为（）
    a、0×
    b、1×
    c、×1
    d、×0

2、下图中触发器均为边沿触发结构，且初始状态均为0，则电路在一系列cp信号作用下q1、q2、q3端输出电压波形正确的是（）
    a、
    b、
    c、
    d、

3、在下图中，假设触发器的初态均为0，则q的波形图为。
    a、
    b、
    c、
    d、

4、在一定的条件下，jk触发器和d触发器可以相互转换。

5、电平触发的触发器有空翻现象，脉冲触发的触发器可以克服空翻，但是脉冲触发器的jk触发器仍有一次翻转现象，所以在时序电路设计时常采用边沿触发的触发器。

6、触发器和门电路一样具有记忆功能。

7、jk触发器都是下降沿触发的，d触发器都是上升沿触发的，所以统称边沿触发器。

8、在rs,jk,d和t触发器中，只有rs触发器存在输入信号约束条件。

9、边沿jk触发器存在一次翻转现象。

10、对于边沿jk触发器，在cp为高电平期间，j=k=1时，状态会翻转一次。

第四章课后作业

1、图示电路中，设触发器的初始状态均为“0”，试画出输出q0、q1的波形。将波形手工绘制出来后，拍照并以图片形式贴到答案中。

2、图示电路中，设触发器的初始状态均为“0”，试画出输出q0、q1的波形。将波形手工绘制出来后，拍照并以图片形式贴到答案中。

第五章时序逻辑电路

第五章单元测试

1、4位移位寄存器构成扭环计数器时，其模值为（）
    a、16
    b、12
    c、8
    d、4

2、下图所示电路中，不能实现q*=q′的是（）。
    a、
    b、
    c、
    d、

3、电路如下图所示,若输入cp脉冲的频率为20khz，则输出z的频率是（）
    a、5khz
    b、10khz
    c、40khz
    d、80khz

4、一个5位二进制加法计数器，由00000状态开始，按自然二进制码的顺序加计数，问经过75个脉冲之后，此计数器的状态为( )。
    a、01011
    b、11010
    c、11111
    d、10011

5、下列电路，不属于时序电路的是（）。
    a、数据选择器
    b、触发器
    c、顺序脉冲发生器
    d、移位寄存器

6、使74194实现左移，则方式控制端s1s0=（）。
    a、00
    b、01
    c、10
    d、11

7、用74161实现12进制计数器，采用清零法实现，则外部ep、et、ld’的接法为（）
    a、ep=0、et=1、ld’=1
    b、ep=1、et=0、ld’=1
    c、ep=1、et=1、ld’=0
    d、ep=1、et=1、ld’=1

8、· 用74161实现7进制计数器，采用清零法实现，则反馈函数rd’的接法为（）
    a、rd’=(q3q2q1)’
    b、rd’=(q2q1q0)’
    c、rd’=q2q1q0
    d、rd’=(q2q1)’

9、用74160实现75进制计数器，采用置数法实现，d3d2d1d0接则0000，则反馈函数ld’的接法为（）
    a、ld’=q6q5q4q2q0
    b、ld’=q6q5q4q2
    c、ld’=(q6q5q4q2q0)’
    d、ld’=(q6q5q4q2)’

10、用74290实现63进制计数器，采用清零法实现，s91s92接00，则反馈函数r01r02的接法为（）
    a、r01r02=q6q4q1q0
    b、r01r02=(q5q4q1q01)’
    c、r01r02=(q5q4q1)’
    d、r01r02=q6q5q1q0

11、电路如图所示，其状态转移图的图例为，置数成功后的现态为s0，后续状态依次为s1、s2、s3…，其中状态s3的具体取值为（）。
    a、100
    b、110
    c、101
    d、011

12、在一定的条件下，jk触发器和d触发器可以相互转换。

13、电平触发的触发器有空翻现象，脉冲触发的触发器可以克服空翻，但是脉冲触发器的jk触发器仍有一次翻转现象，所以在时序电路设计时常采用边沿触发的触发器。

14、门电路和触发器一样具有记忆功能。

15、编码器、译码器、计数器、移位寄存器都是时序逻辑电路。

16、时序逻辑电路通常由组合逻辑电路和具有记忆功能的触发器两部分组成。

17、同步计数器是指电路中各个触发器都接受同一时钟脉冲控制。

18、集成移位寄存器仅有左移、右移功能。

19、移位寄存器的主要功能是存放数码并使数码移位。

20、双向移位寄存器的移动方向与其输出方式有关。

21、二进制加计数器具有分频作用，二进制减计数器也具有分频作用。

22、常用于产生单脉冲的电路是基本rs触发器。

23、jk触发器都是下降沿触发的，d触发器都是上升沿触发的，所以统称边沿触发器。

24、由触发器构成的15进制计数器,最少需要4个触发器构成。

25、有外部输入信号的时序电路是米勒型的同步时序电路。

26、时序电路的自启动特性是指无效状态在有限个cp脉冲作用下能进入有效循环的特性。

27、集成计数器74161与74160的区别是前者是同步16进制计数器，后者是异步16进制计数器。

28、集成计数器74161与74160的清零信号都是异步清零。

29、74290是二—五—十进制计数器，有异步清零和同步置9功能。

30、n位移位寄存器可以构成2n进制环形计数器，n进制扭环形计数器。

31、由两个74160及少量门电路可以构成二进制编码的100进制以内的任意进制计数器。

32、四位二进制加法计数器，其输出端为q3q2q1q0。则q2端的输出脉冲为计数脉冲的（）分频。注意：答案中的数字一律用0~9表示，后续不再说明。

33、有一移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘以十进制数4，则需要将该移位寄存器中的数移 2 位。

34、电路如图所示，这个电路的有效循环状态个数为（）个

35、电路如图所示, 其状态转移图的图例为,设状态s0的取值为1000，后续状态依次为s1、s2、s3…，其中状态s4的具体取值为（）。

36、产生序列信号1110011010的移存型序列信号发生器，需要（）个触发器。

第七章半导体存储器和可编程逻辑器件

7.1 半导体存储器随堂测验

1、有这样一个rom，地址输入有8位，而每个存储单元可以存储4比特，输出也有4位，那么该rom的存储容量为多少比特？
    a、32
    b、128
    c、16
    d、8

2、有这样一个ram，行地址有6位，列地址有4位，输出有4位，假设每个存储单元可以存储1比特，那么该ram的存储容量为多少比特？
    a、1024
    b、4096
    c、96
    d、256

3、有若干片位的ram，如果想要扩展为位的ram，需要多少片？

4、当ram的r/w'端的输入为1时，ram将进行什么操作

5、假设rom的存储矩阵为，, 从左到右每一行依次对应着字线0,1,2,3，当地址代码为10时，该rom的输出为

7.2 可编程逻辑器件随堂测验

1、下列不属于简单可编程逻辑器件的是
    a、prom
    b、gal
    c、pal
    d、cpld

2、下列可编程逻辑器件中，可以多次编程的有？
    a、gal
    b、pla
    c、fpga
    d、prom

3、cpld和fpga都是基于工艺的高密度pld

4、cpld的中文全称是

5、fpga的中文全称是

第七章单元测试

1、如果rom的地址输入为a1a0，而存储矩阵为,每一列从左到右依次对应字线0，1,2,3，每一行对应输出线0,1,2,3，那么输出线3的表达式为
    a、a1'a0
    b、a1'a0'
    c、a1'a0 a1a0'
    d、a1'a0' a1a0 a1a0'
    e、
    f、
    g、

2、有若干位的ram若干，如果要扩展为位的ram，需要多少片位的ram？
    a、8
    b、16
    c、64
    d、128
    e、256
    f、32

3、下列哪一种半导体存储器的存储核心是rs触发器？
    a、dram
    b、sram
    c、prom
    d、
    e、eprom
    f、掩膜rom

4、下列可以进行多次编程的器件有？
    a、prom
    b、eprom
    c、掩膜rom
    d、dram
    e、sram
    f、gal
    g、pla
    h、pal
    i、cpld

5、在画pld阵列图时，表示两条相交的线连通的符号有？
    a、交叉点上黑色圆点
    b、交叉点上叉号
    c、交叉点上什么都没有
    d、交叉点上圆圈
    e、交叉点上三角形
    f、交叉点上菱形

6、下列属于简单可编程逻辑器件的是
    a、prom
    b、gal
    c、pla
    d、pal
    e、cpld
    f、fpga
    g、epld
    h、掩膜rom

7、rom的存储核心是触发器。

8、在存储矩阵中，当字线和位线的交叉点上有元器件时代表存储数据0，没有时代表存储数据1.

9、eprom采用了叠栅注入mos管，写入时需要雪崩写入，而擦除时需要照射紫外线。

10、rom的地址位有10位，每个存储单元可以存储8比特信息，rom的容量为

11、通常rom或者ram的片选端口是什么电平有效？

12、如果用rom同时实现下列组合函数, 那么选用的rom的地址位至少为。

期末考试试题

数字电路在线课程期末试卷

1、用8421码表示的十进制数45，可以写成（）。
    a、45
    b、101101
    c、01000101
    d、101101
    e、1000101

2、函数f（a，b，c，d）=∑m(1,5,6,7,11,12,13,15)的最简与或式是（）
    a、f（a，b，c，d）=a'c'd abc' acd
    b、f（a，b，c，d）=a'c'd abc' acd a'bc
    c、f（a，b，c，d）= ((a' c'd)' (ab c')'(acd)'(a'bc)' )'
    d、((a' c' d)(a b' c')(a c d)

3、四变量最小项的相邻项有（）。
    a、
    b、
    c、
    d、

4、用0，1两个符号对100个信息进行编码，至少需要（）位。
    a、6
    b、7
    c、8
    d、9
    e、5

5、下列数中最大的数为（）
    a、（10110）2
    b、（110）8
    c、（011）16
    d、（10010001）8421bcd

6、下列说法不正确的是（）
    a、两个相邻的逻辑项只有一个变量的取值不同。
    b、逻辑相邻项可以合并。
    c、三个变量有仅3个最小项。
    d、最小项标准式具有唯一性。

7、下列说法正确的是（）
    a、若1 a=b，则a a'b=b 。
    b、若a b=a c，则b=c 。
    c、若ab=ac，则b=c 。
    d、若连续将2004个“1”进行异或，则结果为“1”。
    e、若a b=1，则ab=(ab)' 。

8、若将一个ttl异或门（输入端为a、b）当作非门使用，b接输入，则a应（）
    a、a接0
    b、a接1
    c、a接b
    d、a接b'
    e、a悬空

9、ttl门组成的逻辑电路如下图所示,则输出函数f为（）
    a、(ab)'
    b、(abc)'
    c、0
    d、(ab)'(c)'
    e、a' b'
    f、1

10、上升沿触发的d触发器，要使其次态q*=q'，在时钟上升沿到来之前，d应接（）
    a、d=q'
    b、d=q
    c、d=1
    d、d=0

11、下列器件，不属于时序逻辑电路的是（）
    a、计数器
    b、触发器
    c、译码器
    d、寄存器
    e、分频器
    f、加法器

12、4位移位寄存器构成扭环计数器时，其进位模值为（）
    a、2
    b、4
    c、6
    d、8
    e、16

13、若三位右移移位寄存器q0q1q2的次态为100，则现态为（）
    a、000
    b、010
    c、101
    d、110
    e、100
    f、001

14、在下列各组变量取值中，使函数f（a，b，c，d）=∑m(1,3,5,7,11,13,15)的值为1的是（）
    a、0000
    b、1010
    c、0111
    d、0101
    e、1100
    f、1110

15、三变量逻辑函数项ab'c的逻辑相邻项为（）
    a、abc
    b、abc'
    c、a'bc
    d、ab
    e、a'b'c'
    f、ab'c'

16、下列电路，不属于组合逻辑电路的是（）
    a、编码器
    b、触发器
    c、计数器
    d、多路分配器
    e、译码器
    f、数据选择器

17、对于jk触发器，若输入j=0，k=1，经过100个cp脉冲作用后，触发器的状态应为（）
    a、高阻
    b、0
    c、1
    d、无法判断
    e、以上都不正确

18、一个5位二进制加法计数器，由00000状态开始，按自然二进制码的顺序加计数，问经过75个脉冲之后，此计数器的状态为（）
    a、01011
    b、11010
    c、11111
    d、10011

19、构成1位8421bcd码十进制计数器至少需要（）个触发器。
    a、10
    b、4
    c、3
    d、1
    e、16
    f、5

20、使74194实现左移，则方式控制端s1s0=（）
    a、00
    b、01
    c、10
    d、11

21、以下代码中为无权码的为( )
    a、8421bcd码
    b、5421bcd码
    c、余3码
    d、2421 bcd码

22、以下表达式中符合逻辑运算法则的是（）。
    a、
    b、1 1=10
    c、0<1
    d、a 1=1

23、(71)8相应的余3码应为( )
    a、10100100
    b、01010111
    c、01110100
    d、10001010

24、逻辑函数真值表确定后，描述函数功能的方法中具有唯一性的是( )。
    a、最简与或式
    b、最简或与式
    c、最小项表达式
    d、最简与非式

25、当决定事件的全部条件都具备时结果才会发生。这种关系称( ) 逻辑。
    a、或
    b、与
    c、或非
    d、与非
    e、异或

26、某函数卡诺图中有4个“1”几何相邻，合并成一项可消去( )个变量。
    a、1
    b、2
    c、3
    d、4

27、函数f(a,b,c)=ab bc ac，使f(a,b,c)=1的输入abc组合为( )
    a、000
    b、010
    c、101
    d、110
    e、100
    f、001
    g、111

28、已知二变量输入逻辑门的输入a、b和输出f的波形如图所示，可以判断该逻辑门是（）的波形。
    a、与非门
    b、异或门
    c、同或门
    d、无法判断
    e、与或非门

29、以下电路中输出端不能直接相连的门电路是（）。
    a、ttl与非门
    b、ttl三态输出门
    c、ttl集电极开路门(oc)
    d、漏极开路的cmos门（od）

30、ttl与非门扇出系数的大小反映了与非门（）能力的大小。
    a、抗干扰
    b、带负载
    c、工作速度
    d、损耗

31、在二进制译码器中，若输入有4 位代码，则输出有( )个信号。
    a、4
    b、6
    c、8
    d、16

32、对于j-k触发器，若j=k，则可完成（）触发器的逻辑功能。
    a、r-s
    b、d
    c、t
    d、t'

33、存在一次性翻转问题的是( )触发器。
    a、基本r-s
    b、同步d
    c、主从j-k
    d、边沿t

34、同步时序电路和异步时序电路比较，其差异在于后者( ).
    a、没有触发器
    b、没有统一的时钟脉冲控制
    c、没有稳定状态
    d、输出只与内部状态有关

35、某电视机水平-垂直扫描发生器需要一个分频器将31500hz的脉冲转换为60hz的脉冲，欲构成此分频器至少需要（）个触发器。
    a、10
    b、60
    c、525
    d、31500

36、米勒（mealy）型时序逻辑电路的输出是( ).
    a、只与输入有关
    b、只与电路当前状态有关
    c、与输入和电路当前状态均有关
    d、与输入和电路当前状态均无关

37、把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。
    a、4
    b、5
    c、9
    d、20

38、以下哪个是可编程的rom，且只能编程一次（）。
    a、prom
    b、eprom
    c、eprom
    d、flash memory

39、若存储矩阵中存有n个字，每个字有m位，则该存储器有( )个存储单元，也叫rom的存储容量。
    a、n m
    b、n
    c、m
    d、

40、只读存储器rom的功能是( )。
    a、只能读出存储器的内容且断电后仍保持
    b、只能将信息写入存储器
    c、可以随机读出或写入信息
    d、只能读出存储器的内容且断电后信息全丢失

41、能起定时作用的电路是( ).
    a、施密特触发器
    b、单稳态触发器
    c、多谐振荡器
    d、译码器

42、555定时器电源电压为vcc，构成施密特触发器,其回差电压为( )
    a、vcc
    b、
    c、
    d、

43、为了将正弦信号转换成与之频率相同的脉冲信号，可采用( )。
    a、多谐振荡器
    b、移位寄存器
    c、单稳态触发器
    d、施密特触发器

44、格雷码具有任何相邻码只有一位码元不同的特性。（）

45、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）

46、数字电路中用“1”和“0”分别表示两种状态, 二者无大小之分。（）

47、集电极开路的门电路oc门在工作时需要外接负载电阻和电源。

48、为防止干扰，增加工作的稳定性，cmos与非门多余端一般应悬空。

49、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

50、rs触发器的约束条件rs=0表示不允许出现r=s=1的输入（）

51、同步触发器存在空翻现象，而边沿触发器克服了空翻。（）

52、想将一组并行输入的数据转换成串行输出，可选用的计数器来实现。

53、在同步计数器中，当时钟脉冲输入时,各触发器的翻转是同时发生的。

54、任意进制的计数器都有其相应的产品。

55、时序电路不含有记忆功能的器件。

56、利用多谐振荡器不能直接产生脉冲信号。

57、多谐振荡器在数字电路中一般用于定时、整形及延时等。

58、施密特触发器输出的高、低电平随输入信号的电平改变，因此它的输出脉冲的宽度是由输入信号决定的。

59、单稳态触发器在外界触发脉冲作用下，能从稳态翻转到暂稳态；待触发脉冲消失后，立刻自动返回稳态。

60、主从jk触发器、边沿jk触发器和同步jk触发器的逻辑功能完全相同。

61、由两个ttl与非门构成的基本rs触发器，当r=s=0时，触发器的状态为不定。

62、用数据选择器可实现时序逻辑电路。

63、组合逻辑电路不含有记忆功能的器件。

64、在四变量卡诺图化简中，一个2变量的与项是由1的4个相邻的小方格组产生。

65、如果异或门的输入不同，那么输出为0.

66、在有符号数中，最右边的位是符号位。

67、如图下所示的两个电路表示的逻辑函数f(a,b,c,d)与l(a,b,c,d)等价。

68、写出电路的输出函数的标准最小项表达式：f(a,b,c)=∑m（，，，）。注意：只需要写出横线上的数字，不需要加逗号等其他字符，限定填入四位数字。

69、写出电路的输出函数的标准最小项表达式：y(a,b,c)=∑m（，，，）注意：只需要写出横线上的数字，不需要加逗号等其他字符，限定填入四位数字。

70、已知某逻辑电路图的输入a、b、c及输出函数f(a,b,c) 的波形，写出最小项的标准逻辑表达式： f(a,b,c)=σm（，，，）注意：只需要写出横线上的数字，不需要加逗号等其他字符，限定填入四位数字。

71、四位二进制加法计数器，其输出端为q3q2q1q0。则q2端的输出脉冲为计数脉冲的分频. 注意：答案中的数字一律用0——9表示。

72、下图所示计数器有效循环状态个数为注意：答案中的数字一律用0——9表示，不需要加逗号等其他字符。

73、下图所示计数器其状态转移图的图例为，置数成功后的现态为s0，后续状态依次为s1、s2、s3…，其中状态s3的具体取值为注意：答案中的数字一律用0——1表示，不需要加逗号等其他字符，限定填入3位数字。

74、下图所示计数器其状态转移图的图例为，全000状态为s0，后续状态依次为s1、s2、s3…，其中状态s5的具体取值为注意：答案中的数字一律用0——1表示，不需要加逗号等其他字符，限定填入3位数字。

75、下图所示计数器有效循环状态个数为注意：答案中的数字一律用0——9表示，不需要加逗号等其他字符。

76、下图所示电路的有效循环状态个数为注意：答案中的数字一律用0——9表示，不需要加逗号等其他字符。

77、下图所示电路状态转移图的图例为设全000状态为s0，后续状态依次为s1、s2、s3…，其中状态s3的具体取值为注意：答案中的数字一律用0——1表示，不需要加逗号等其他字符，限定填入3位数字。

上一篇：
下一篇：工程建设宽级化技能评定题库-公共题库（2023）搜题找答案用什么软件

中国大学mooc数字电路作业答案查询-k8凯发

k8凯发-凯发官网入口智慧树答案 正文

猜你喜欢

k8凯发-凯发官网入口智慧树答案正文